第2章：Moore型与Mealy型状态机——两种核心架构的深度对比

好，咱们进入正题。状态机分类这个话题，说白了就是搞清楚「输出到底听谁的」。我在带新人时发现，很多人把Moore和Mealy搞混，其实没那么复杂。今天我就把这两兄弟的底裤扒干净。

2.1 核心区别：输出依赖什么？

先记住一句话：Moore型看状态，Mealy型看状态+输入。

什么意思？

• Moore型：输出只由当前状态决定。输入信号只影响状态跳转，不直接影响输出。
• Mealy型：输出由当前状态和当前输入共同决定。输入一变，输出可能立刻变。

我打个比方。你想想看，Moore型就像一台自动售货机——你投币（输入），它先改变内部状态（记录余额），然后根据余额决定亮哪个灯（输出）。而Mealy型呢？更像一个带密码锁的门——你按密码（输入）的同时，门锁的状态和你的按键共同决定门开不开。

2.2 优缺点对比

我在项目中两种都用过，各有各的脾气。咱们直接上表格，看得清楚。

对比项	Moore型	Mealy型
输出稳定性	高，一个状态内输出不变	低，输入抖动可能引起输出毛刺
状态数量	通常较多	通常较少（相同功能下）
响应速度	慢一拍（需等时钟沿）	快，输入变化立即响应
设计复杂度	逻辑清晰，容易理解	组合逻辑多，调试稍麻烦
时序分析	简单，输出与时钟同步	需考虑组合路径延迟

嗯，这里要注意。Moore型虽然状态多，但每个状态内的输出是「铁板一块」的。我曾经在一个通信协议解析项目里用了Mealy型，结果输入信号有毛刺，输出跟着乱跳，查了三天才发现是输入没做同步处理。后来改成Moore型，虽然多花了几个状态，但问题直接消失了。

2.3 代码对比：一看就懂

光说理论没意思，咱们直接看代码。下面是一个简单的「检测连续两个1」的状态机，分别用两种方式实现。

Moore型实现

// Moore型：输出只与状态有关
typedef enum {
    S0,  // 输出0
    S1,  // 输出0
    S2   // 输出1
} state_t;

state_t current_state, next_state;

always_ff @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        current_state <= S0;
    else
        current_state <= next_state;
end

always_comb begin
    case (current_state)
        S0: next_state = input ? S1 : S0;
        S1: next_state = input ? S2 : S0;
        S2: next_state = input ? S2 : S0;
    endcase
end

assign output = (current_state == S2);  // 输出只看状态

Mealy型实现

// Mealy型：输出与状态和输入都有关
typedef enum {
    S0,  // 未检测到1
    S1   // 检测到一个1
} state_t;

state_t current_state, next_state;

always_ff @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        current_state <= S0;
    else
        current_state <= next_state;
end

always_comb begin
    case (current_state)
        S0: next_state = input ? S1 : S0;
        S1: next_state = input ? S1 : S0;
    endcase
end

assign output = (current_state == S1) && input;  // 输出依赖输入

看出来了吗？Moore用了3个状态，Mealy只用2个。但Mealy的输出是组合逻辑，input一变，output立刻变。Moore的输出则要等下一个时钟沿。

2.4 选型指南：什么时候用哪个？

这个问题没有标准答案，但我可以给你一些实战经验。

优先选Moore型的情况：

• 输出需要稳定，不能有毛刺（比如控制LED、电机）
• 设计团队新人多，需要代码可读性强
• 时序裕量充足，不差那一拍延迟
• 状态机逻辑复杂，用Moore更容易调试

优先选Mealy型的情况：

• 对延迟敏感，需要输入变化后立即输出
• 状态数量受限（比如FPGA资源紧张）
• 输入信号已经做过同步处理，质量可靠
• 设计者经验丰富，能处理好组合逻辑路径

我记得有一次做高速数据采集，要求输入信号变化后两个时钟周期内必须输出结果。用Moore型算下来要三个周期，死活不满足。换成Mealy型，一个周期就搞定了。这就是典型的「用经验换性能」。

2.5 实际项目中的选择策略

说了这么多，你可能会问：「那我到底该选哪个？」

我的做法是这样的：

1. 先画状态图，不管Moore还是Mealy，把功能理清楚
2. 数一数状态数量，如果Mealy能比Moore少30%以上的状态，考虑Mealy
3. 检查输出路径，如果输出要驱动外部设备，优先Moore
4. 做时序评估，如果Mealy的组合逻辑路径太长，改回Moore

说白了，没有银弹。我见过有人用Moore型写出了200个状态的怪物，也见过有人用Mealy型把状态机压到5个状态但组合逻辑绕成麻花。关键是要理解你的应用场景。

最后说一句：状态机的设计，本质是「用空间换时间」还是「用时间换空间」的选择。Moore型用更多状态换稳定输出，Mealy型用更少状态换快速响应。想清楚这一点，选型就不难了。

下一章咱们聊聊状态机的编码方式——二进制、格雷码、独热码，各有各的坑。到时候我会分享一个因为编码选错导致芯片功耗爆炸的真实案例。