第4章模拟电压域（Analog Voltage）

4、模拟电压域（Analog Voltage）：模拟电路对电源纯净度的要求、PSRR指标、去耦电容布局策略

各位工程师朋友，咱们今天聊聊模拟电压域。说实话，数字域搞砸了顶多死机重启，模拟域要是没整好——图像上那些横纹、噪点、水波纹，够你调试到怀疑人生。我入行头三年，有一半的加班都在跟模拟电源的噪声较劲。

先问个问题：数字电路里，0.8V算低电平，2.0V算高电平，中间差了1.2V。你电源纹波有个100mV，数字电路眼皮都不抬一下。

但模拟电路呢？像素信号从光电二极管读出来，可能只有几毫伏。你电源上窜个10mV的噪声，直接就叠到信号里去了。说白了，模拟电路是在「信噪比」这根钢丝上跳舞，电源噪声就是那个晃钢丝的人。

我个人习惯把模拟电源的噪声要求分成三个等级：

嗯，这里要注意，我说的「纹波」是包含开关噪声和谐波分量的总噪声，不是单纯看示波器上的正弦波。

PSRR（Power Supply Rejection Ratio）这个指标，很多工程师看datasheet时一扫而过。但我建议你把它当作选型的第一道门槛。

PSRR的定义很简单：

PSRR(dB) = 20 * log10(ΔV_supply / ΔV_output)

举个例子，一个LDO的PSRR在100kHz处是60dB，意味着电源上100mV的噪声，经过LDO后只剩0.1mV。听起来不错对吧？但问题是——

PSRR是频率的函数。很多LDO在低频（1kHz以下）PSRR能到80dB，到了1MHz以上直接掉到20dB。你想想看，现在的摄像头模组里，MIPI时钟动辄几百兆赫兹，开关电源的开关频率也到了2MHz以上。LDO在高频段基本就是个「摆设」。

我在项目中遇到过一款传感器，图像上总有间隔性的竖条纹。查了三天，最后发现是DCDC的2.2MHz开关噪声，通过LDO直接串到了模拟电源上。那个LDO在2MHz处的PSRR只有18dB——几乎没抑制。

关键结论：选LDO时，不要只看低频PSRR，要看你在意的频点上的PSRR。如果datasheet没给高频数据，我建议你直接换型号。

好了，选好了LDO，板子也画好了，结果上电一看——噪声比没用LDO还大。为什么？

去耦电容的布局，说白了就是「距离决定一切」。电容的等效串联电感（ESL）和走线电感加在一起，会在高频形成谐振。你布局差个2mm，谐振频率可能就偏移了50%。

我总结了一套「三步走」的布局策略：

第一步：最小环路原则
电容的地过孔要尽可能靠近电容的GND焊盘，电源过孔靠近VDD焊盘。电流路径围成的面积越小，辐射噪声和串联电感就越小。我见过有人把电容的地过孔打在2cm之外——那还不如不焊这个电容。
第二步：多电容并联，拉开频段覆盖
一个10μF的陶瓷电容，自谐振频率大概在1-2MHz。到了10MHz以上，它就变成电感了。所以需要并联100nF（谐振点约10-20MHz）和10nF（谐振点约50-100MHz）。

但注意：不要把所有电容堆在一起。不同容值的电容并联，会在它们的谐振频率之间产生反谐振峰。反谐振点的阻抗反而比单个电容还高。
第三步：靠近负载，越近越好
模拟电源的入口处放一个10μF的「储能电容」，然后在传感器电源引脚旁边放100nF+10nF的组合。距离控制在2mm以内。我习惯把电容放在PCB的同一层，避免用过孔增加电感。

个人技巧：我习惯在传感器模拟电源引脚周围画一个「禁止走线区」，半径3mm内只放去耦电容和过孔。这样能避免其他信号线的串扰耦合到电源上。

去年帮一个客户调试4K摄像头模组，图像上总有50Hz的工频纹波。客户换了三款LDO都没解决。

我过去一看，布局是这样的：LDO输出先走了5cm的细线，然后才到电容，再到传感器。这5cm走线的寄生电感，加上电容的ESL，形成了一个LC谐振电路。谐振频率刚好落在50Hz附近——等于把工频噪声放大了。

解决方案很简单：把10μF电容移到LDO输出引脚旁边，走线缩短到3mm。同时，在传感器端再加一组100nF+10nF。改完后，纹波从15mVpp降到了1.2mVpp。

警告：千万不要为了「走线美观」把去耦电容放远。电源完整性不是玄学，是电磁场的基本规律。你省了2mm的走线，可能省掉一周的调试时间。

每次画完板子，我都会过一遍这个清单：

我曾经因为漏了最后一项——电源平面被数字过孔打断——导致一块8层板的模组全部报废。从那以后，我每次layout review都会拿放大镜看电源平面有没有「断桥」。

好了，模拟电压域的核心就这些。记住一句话：电源是模拟电路的血液，去耦电容就是心脏起搏器。布局布线时多花半小时，调试时就能省三天。下一章咱们聊数字电压域，那个又是另一番天地了。