2. 同步基础概念：帧同步、行同步、像素时钟同步的定义与区别

好，咱们正式开始聊同步。说实话，很多做多摄像头项目的朋友，一开始都栽在「同步」这两个字上。我当年第一次做双目视觉系统时，天真地以为只要把两个摄像头的时钟接在一起就完事了。结果呢？图像错位得一塌糊涂，调试了整整三天。

所以这一节，咱们把同步的三个基本概念彻底捋清楚。帧同步、行同步、像素时钟同步，它们到底分别指什么？有什么区别？为什么不能混为一谈？

2.1 像素时钟同步——最底层的节拍

像素时钟，说白了就是每个像素点传输的「心跳」。你想想看，一个摄像头每秒要传几千万甚至上亿个像素点，每个像素点什么时候被采样、什么时候被传输，都得有个统一的节拍。这个节拍就是像素时钟。

在MIPI CSI-2接口中，像素时钟通常由摄像头的PLL产生。我习惯叫它PCLK。两个摄像头如果PCLK不同步，哪怕只差几个纳秒，累积起来就会导致整帧图像错位。

我在一个项目中遇到过这样的情况：两个摄像头标称都是25MHz的PCLK，但实际测量一个25.001MHz，一个24.999MHz。单独用都没问题，一旦做双目拼接，每帧图像就会偏移几个像素。嗯，这就是像素时钟不同步的典型表现。

2.2 行同步——每一行的起点

行同步，英文叫HSync或Line Valid。它标记了每一行有效像素的开始和结束。你可以把它想象成读书时的换行符——读完一行，光标跳到下一行的开头。

在摄像头输出中，行同步信号是一个脉冲。高电平期间，传输的是有效像素数据；低电平期间，是行消隐区。多摄像头同步时，行同步信号必须对齐。否则，一个摄像头已经传到了第100行，另一个还在第99行，这画面就没法看了。

我曾经调试过一个4路摄像头系统，发现图像总是斜着撕裂。查了半天，原来是行同步信号的上升沿偏差了大约1.5微秒。别看这1.5微秒，在1080p分辨率下，相当于错位了将近30个像素。

2.3 帧同步——整幅画面的对齐

帧同步，也就是VSync或Frame Valid。它定义了每一帧图像的起始和结束。帧同步信号通常是一个垂直同步脉冲，高电平期间传输一帧的所有行数据。

多摄像头系统里，帧同步是最直观的同步需求。你希望所有摄像头在同一时刻开始曝光，同一时刻开始传输第一行数据。如果帧不同步，就会出现「一个摄像头拍到的是T时刻的画面，另一个拍到的是T+10ms的画面」——这在运动场景下是致命的。

我记得有个客户做高速运动捕捉，要求所有摄像头帧同步误差小于1微秒。当时我用了硬件触发线，把所有摄像头的帧同步信号用同一个FPGA引脚驱动。结果发现，由于PCB走线长度不同，信号到达时间差了3纳秒。嗯，3纳秒对于帧同步来说其实可以接受，但如果你追求极致，就得做等长布线。

同步层级	信号名称	典型频率	同步精度要求	我的经验值
像素时钟同步	PCLK	10~100MHz	±100ppm，相位<1周期	偏差>5ns就会出问题
行同步	HSync	15~100kHz	上升沿偏差<1个像素时钟	1.5μs偏差=30像素错位
帧同步	VSync	30~120Hz	上升沿偏差<1行时间	3ns偏差可接受

2.4 三者之间的关系——别搞混了

这三个同步概念，其实是层层嵌套的关系。我画个简单的逻辑链给你看：

像素时钟同步 → 行同步 → 帧同步
   ↓              ↓         ↓
每个像素对齐   每行对齐   每帧对齐

说白了，像素时钟同步是基础。如果像素时钟不同步，行同步和帧同步就不可能真正对齐。但反过来，像素时钟同步了，不代表行同步和帧同步就自动对齐了——因为每个摄像头的内部状态机可能从不同的起始点开始运行。

你想想看，两个摄像头都上电了，PCLK也同步了，但一个先完成了初始化，另一个还在配置寄存器。这时候它们的帧同步信号肯定对不上。所以实际工程中，我们通常需要：

1. 先保证像素时钟同源——用同一个晶振或PLL给所有摄像头提供时钟
2. 再用硬件触发信号——同时复位所有摄像头的内部状态机
3. 最后做软件校准——通过帧计数和行计数微调对齐精度

2.5 实际工程中的同步精度需求

不同应用场景对同步精度的要求天差地别。我列个表给你参考：

应用场景	帧同步精度	行同步精度	像素时钟精度
双目视觉导航	±1行	±1像素	±50ppm
高速运动捕捉	±1μs	±1像素	±10ppm
全景拼接	±1帧	±2像素	±100ppm
3D结构光	±1行	±0.5像素	±20ppm

看到没？全景拼接反而对帧同步要求最宽松，因为你可以通过后处理做帧对齐。但高速运动捕捉就不行，1微秒的偏差都会导致三维重建失败。

好了，这一节的内容就这些。记住三个关键词：像素时钟是心跳，行同步是换行符，帧同步是翻页符。下一节咱们聊聊具体的同步实现方案——硬件触发和软件同步到底怎么选。