第1章抖动概述

1、抖动概述：什么是同步信号抖动？抖动的来源

各位同学好，我是老李。今天咱们开始聊摄像头同步信号抖动这个话题。说实话，这个坑我踩过不少次，每次调试摄像头图像出现条纹或者闪烁，十有八九都是抖动在作怪。

先问大家一个问题：你见过摄像头图像上出现那种「波浪纹」或者「水波纹」吗？嗯，很多时候就是同步信号在抖。咱们今天就把这个「抖」给讲透。

同步信号抖动，说白了就是信号边沿的位置在时间上「飘忽不定」。你想想看，理想情况下，行同步信号（HSYNC）或者场同步信号（VSYNC）的上升沿应该精确地落在某个时间点上。但实际电路中，这个边沿会左右晃动，就像一个人站不稳一样。

核心定义：同步信号抖动是指数字信号在时间轴上的短期偏离，通常以皮秒（ps）或纳秒（ns）为单位衡量。

我在项目中遇到过最典型的情况：用示波器看HSYNC信号，触发模式下一看，边沿居然有±2ns的晃动。当时图像上就出现了横向的条纹，特别明显。你想想看，2ns对于100MHz的像素时钟来说，就是20%的周期误差，这图像能稳才怪。

抖动的来源其实就三大类。我按自己调试的经验给大家捋一捋。

这是最根本的源头。摄像头模组内部的PLL（锁相环）产生的像素时钟，本身就带有抖动。为什么？因为PLL的VCO（压控振荡器）受电源噪声、衬底噪声影响，频率会微变。

我记得有一次调试一个500万像素的传感器，用频谱仪看时钟，发现旁边有±50kHz的杂散。这就是典型的PLL抖动。结果图像上出现了「呼吸效应」——画面会周期性地轻微缩放。

我的经验：选摄像头模组时，一定要看datasheet里有没有「RMS Jitter」这个参数。一般要求小于像素时钟周期的5%。比如100MHz时钟，RMS抖动要小于500ps。

这个坑我踩得最深。摄像头和FPGA之间通常用FPC排线连接，排线长了或者阻抗不匹配，信号就会反射。反射会导致边沿变缓，过零点偏移，这就是抖动。

为什么会这样？你想想看，信号在传输线上跑，遇到阻抗突变就会反弹。反弹回来的信号叠加在原信号上，边沿位置就变了。我做过实验：10cm的FPC排线，如果阻抗从50Ω变成80Ω，HSYNC的抖动能增加3倍。

避坑指南：我曾经因为贪便宜用了劣质FPC排线，结果图像一直有横纹。换了阻抗匹配的排线后，问题立刻消失。所以排线长度尽量控制在15cm以内，超过20cm必须加缓冲器。

这个在工业相机里特别常见。电机、电源、甚至旁边的手机信号，都会耦合到同步信号线上。电磁干扰（EMI）会在信号上叠加高频噪声，导致边沿位置随机变化。

我遇到过最离谱的一次：摄像头放在电机旁边，图像直接「花屏」了。用示波器一看，VSYNC信号上叠加了200mV的噪声，边沿抖动达到了±5ns。后来加了屏蔽罩和磁珠才解决。

说了这么多，抖动到底怎么影响图像？我给大家画个重点。

同步信号抖动会导致像素数据被「错位」采样。比如HSYNC抖动，每一行的起始点就不一样。结果就是图像出现横向的「锯齿」或者「条纹」。VSYNC抖动更严重，会导致帧与帧之间错位，画面「跳帧」。

嗯，这里要注意：不同摄像头对抖动的敏感度不一样。CMOS传感器比CCD敏感，因为CMOS是逐行曝光的。我做过测试：同样的±2ns抖动，CMOS图像上能看到明显条纹，CCD几乎看不出来。

关键结论：同步信号抖动是图像质量下降的「隐形杀手」。很多时候你以为传感器坏了，其实只是抖动没处理好。

最后聊一下测量。我建议用示波器，设置成「无限余辉」模式，看信号边沿的「雾状」宽度。这个宽度就是峰峰值抖动。更专业的可以用时间间隔分析仪（TIA），能测出RMS抖动和抖动频谱。

我个人习惯：先用示波器看个大概，如果峰峰值抖动超过像素时钟周期的10%，就必须处理了。比如100MHz时钟，周期10ns，峰峰值抖动超过1ns就要警惕。

好了，这一章就到这里。下一章咱们聊「抖动消除的基本思路」，我会分享几个我在项目中用过的实用方法。记住一句话：抖动不可怕，可怕的是你不知道它在抖。