3、干扰源识别（上）：开关电源噪声、DC-DC转换器辐射、时钟信号谐波、晶振辐射特性
各位工程师朋友，咱们接着聊EMC。上一章我们讲了干扰的三要素，这一章开始，我带你一个一个去揪出那些藏在板子里的「捣蛋鬼」。
干扰源识别，说白了就是「谁在搞事情？」。搞清楚了源头，后面滤波、屏蔽、布局才有方向。我个人习惯把干扰源分成两大类：电源类和时钟类。今天先讲上半场——开关电源、DC-DC、时钟信号和晶振。
3.1 开关电源噪声——低频段的「老大哥」
开关电源，几乎每个板子上都有。它效率高，但噪声也大。为什么？因为它内部一直在「开-关-开-关」，电流和电压的跳变非常剧烈。
我遇到过一块控制板，每次电机一启动，单片机就复位。查了三天，最后发现是开关电源的纹波直接串到了复位引脚上。嗯，这里要注意：开关电源的噪声主要分两种：
- 差模噪声：在输入输出线之间来回窜，频率一般在几十kHz到几MHz。
- 共模噪声：对大地或机壳的干扰，频率更高，能到几十MHz。
你想想看，差模噪声还好处理，加个LC滤波基本能搞定。共模噪声就麻烦多了，它通过寄生电容耦合到整个系统，有时候你加再多电容都没用。
实战经验：开关电源的噪声频率 = 开关频率 × 谐波次数。比如一个100kHz的开关电源，它的噪声在100kHz、200kHz、300kHz...这些频点上都很强。测EMI时，这些频点往往是「钉子户」。
3.2 DC-DC转换器辐射——高频段的「隐形杀手」
DC-DC转换器，尤其是那些小封装的、开关频率高的（比如1MHz以上），辐射问题非常突出。我做过一个项目，产品在30MHz~100MHz频段老是超标，最后发现罪魁祸首就是一颗小小的DC-DC芯片。
为什么会这样？因为DC-DC的开关节点（SW节点）电压变化极快，dU/dt非常大。这个节点通过PCB走线、电感、甚至芯片本身的封装，向外辐射电磁波。
| 参数 | 影响 | 典型值 |
|---|---|---|
| 开关频率 | 决定基频和谐波位置 | 500kHz ~ 2MHz |
| 上升/下降时间 | 决定辐射能量大小 | 5ns ~ 20ns |
| SW节点面积 | 决定天线效率 | 越小越好 |
我建议你设计DC-DC时，记住三个要点：
- SW节点走线要短、要粗——但面积不能大，这是个矛盾，需要平衡。
- 输入电容要靠近芯片——越近越好，最好在1cm以内。
- 反馈走线要远离电感——我曾经吃过这个亏，反馈线被电感磁场耦合，输出电压抖得跟心电图似的。
小技巧：在SW节点上加一个RC snubber电路，可以显著降低振铃，减少辐射。R一般取几欧到几十欧，C取几百pF。具体值要算，但你可以先焊个可调电阻试。
3.3 时钟信号谐波——数字电路的「广播电台」
时钟信号，是数字电路的心脏。但心脏跳动的每一次「咚」，都会产生一个电磁波。而且时钟信号是周期性的，它的频谱是一根根离散的谱线——也就是谐波。
举个例子，一个50MHz的时钟，它的谐波在100MHz、150MHz、200MHz...这些频点上都有能量。如果时钟的上升沿很陡（比如1ns），那谐波能一直延伸到几百MHz甚至GHz。
我记得有一次做CE认证，产品在150MHz频点超标。查了半天，发现是主芯片的时钟信号通过排线耦合到了外壳上。解决办法很简单：在时钟输出端串了一个22Ω的电阻，把上升沿稍微「磨圆」一点，谐波能量就降下来了。
注意：串电阻会降低时钟的边沿速率，可能影响时序。尤其是高速时钟（比如DDR的时钟），串电阻要谨慎，最好先仿真一下。
3.4 晶振辐射特性——被低估的「小天线」
晶振，看起来就是个不起眼的小金属壳。但它的辐射特性，往往被很多人低估。晶振内部有石英晶体和振荡电路，工作时会产生一个非常纯净的正弦波或方波。
但问题在于：晶振的金属外壳、两根引脚、以及PCB上的走线，构成了一个天然的「环形天线」。尤其是无源晶振，需要外部匹配电容和振荡器，走线稍长一点，辐射就上去了。
我做过一个对比实验：同样的电路，用有源晶振比无源晶振，在30MHz~100MHz频段的辐射低了差不多6dB。为什么？因为有源晶振内部集成了振荡电路，外部走线短，寄生参数小。
如果你不得不用无源晶振，记住这几条：
- 晶振走线要尽量短——最好紧贴芯片引脚。
- 晶振下方不要走其他信号线——尤其是高速信号。
- 晶振外壳要接地——用一个小焊盘把外壳焊到地平面，能屏蔽不少辐射。
- 匹配电容要靠近晶振——我见过有人把电容放在晶振5cm之外，那基本等于没放。
总结一下：开关电源和DC-DC是低频段的主要干扰源，时钟和晶振是高频段的主要干扰源。识别它们，靠的是频谱分析仪和近场探头。下一章我会讲怎么用这些工具去「抓」干扰源，以及一些实战中的判断技巧。
嗯，今天就先到这里。你回去可以看看自己的板子，电源和时钟的布局有没有踩坑？如果有，别急，后面几章我会教你怎么「填坑」。