第四章：模拟输入通道——单端与差分输入配置，输入阻抗匹配，采样电容的建立时间分析

各位工程师朋友，大家好。今天我们聊聊ADC的模拟输入通道。这部分内容，说实在的，是很多采样问题的根源。我见过不少项目，代码写得漂亮，算法也高级，结果采样值就是不准。一查，往往是输入通道的配置出了问题。

嗯，咱们今天就把这块硬骨头啃下来。我会结合自己踩过的坑，把单端、差分、输入阻抗、采样电容建立时间这几个关键点讲透。

4.1 单端输入 vs 差分输入

先说说最基本的。单端输入，就是信号对地测量。差分输入，是测量两个信号之间的差值。听起来简单，但选错了，后果很严重。

单端输入：

• 优点：节省引脚，一个通道只占一个ADC输入脚。
• 缺点：抗干扰能力弱。地线上的噪声会直接叠加到信号上。
• 适用场景：信号源离ADC很近，且地线干净。比如板内传感器。

差分输入：

• 优点：共模抑制比高。两个引脚上的同向噪声会被抵消。
• 缺点：占用两个引脚，信号幅度可能减半（取决于配置）。
• 适用场景：长线传输、强干扰环境、高精度测量。

4.2 输入阻抗匹配——别让信号源“带不动”ADC

这个问题，很多新手容易忽略。ADC的输入阻抗不是无穷大的。它内部有采样电容，还有开关网络。信号源必须有能力驱动这个负载。

为什么会这样？

你想想看，ADC采样时，内部开关会闭合，采样电容会从信号源“偷”电荷。如果信号源输出阻抗太高，电容充不满，采样值就会偏小。

输入阻抗匹配的核心原则：

1. 信号源输出阻抗越低越好。理想情况是0Ω。
2. ADC的采样时间必须足够长，让电容电压稳定到信号电压。
3. 必要时，在ADC输入端加一个运放做缓冲。运放的低输出阻抗可以“喂饱”ADC。

信号源类型	典型输出阻抗	是否需要缓冲
运放输出	< 100Ω	通常不需要
电阻分压器	几kΩ ~ 几十kΩ	强烈建议加运放
传感器（如热电偶）	几百Ω ~ 几kΩ	建议加运放
高阻信号源（如pH电极）	几十MΩ以上	必须加高输入阻抗运放

4.3 采样电容的建立时间分析——这个时间算不对，精度就没了

这是ADC采样的核心问题。英飞凌的ADC内部，都有一个采样电容。采样过程，说白了就是给这个电容充电。

充电需要时间。这个时间由RC常数决定。R是信号源内阻加上ADC内部开关电阻，C就是采样电容。

建立时间的计算公式：

V(t) = V_in * (1 - e^(-t / (R * C)))

其中：
V(t) 是电容上的电压
V_in 是输入信号电压
R = R_source + R_switch (信号源内阻 + ADC内部开关电阻)
C = C_sample (采样电容)

要达到N位精度，需要：
t_settle >= (N + 1) * ln(2) * R * C
≈ (N + 1) * 0.693 * R * C

举个例子。英飞凌某款MCU，采样电容C_sample = 4pF，内部开关电阻R_switch = 500Ω。信号源内阻R_source = 1kΩ。那么R = 1500Ω，C = 4pF，RC = 6ns。

如果我们要12位精度，N=12，那么需要的时间：

t_settle ≈ (12 + 1) * 0.693 * 6ns
≈ 13 * 0.693 * 6ns
≈ 54ns

也就是说，采样时间至少要54ns。如果ADC的采样时钟周期是10ns，那我们需要至少6个采样时钟周期。

4.4 实际设计中的避坑指南

好了，理论讲完了。咱们聊聊实际中怎么用。

第一，关于单端输入的接地。

单端输入时，信号地和ADC的地要尽量靠近。不要隔着大电流回路。否则地线上的压降会变成误差。

第二，差分输入的共模范围。

差分输入不是万能的。两个输入引脚的电压必须在ADC的共模输入范围内。超出范围，ADC会饱和。我见过有人把差分输入的一脚接地，另一脚接5V，结果ADC直接烧了。嗯，这个要注意。

第三，采样电容的“记忆效应”。

如果前一次采样的是高电压，下一次是低电压，电容放电需要时间。如果采样间隔太短，会有串扰。解决办法：在每次采样前，加一个“清零”周期，把采样电容短接到地。

第四，PCB布局的影响。

ADC输入引脚旁边，不要走高频数字信号。我见过一个板子，ADC输入线和SPI时钟线平行走了5cm。结果采样值里全是时钟噪声。后来把两条线拉开，中间加地线隔离，问题解决。

好了，这一章的内容就到这里。下一章我们会讲ADC的参考电压设计。那个也是影响精度的关键。咱们下次见。