4、STM32CubeMX配置CANFD：时钟树配置、FDCAN参数设置、GPIO引脚映射
好，咱们进入正题。上一章我们把CANFD的协议层聊透了，这一章我带你亲手把STM32CubeMX的配置跑一遍。说实话，很多人学CANFD卡就卡在配置这一步——不是参数设错了，就是时钟没理清。我当年第一次调FDCAN的时候，折腾了整整一个下午，最后发现是时钟树里某个分频系数写错了。嗯，这种坑咱们今天一次性填平。
4.1 时钟树配置——FDCAN的“心脏”
FDCAN模块对时钟的要求比普通CAN严格得多。为什么？因为CANFD的数据段跑到了5Mbps甚至8Mbps，时钟稍微抖一抖，采样点就偏了。我个人习惯，先把时钟树理清楚再动其他配置。
在STM32CubeMX的Clock Configuration界面里，你需要关注两个关键时钟源：
- FDCAN的时钟源：可以是PCLK1（APB1时钟），也可以是HSE直接分频后的时钟。我建议用PCLK1，因为APB1上通常挂着其他外设，时钟管理更统一。
- 时钟分频链：FDCAN内部还有一个分频器，用来产生最终的位时序时钟。
举个例子，假设你的系统主频是160MHz，APB1时钟设为80MHz。那么FDCAN的时钟源就是80MHz。接下来，FDCAN内部会有一个分频器（通常叫Prescaler），你把它设为4，得到20MHz的位时序时钟。这个20MHz就是后面计算波特率的基础。
4.2 FDCAN参数设置——波特率、采样点、协议参数
这部分是重头戏。很多人一上来就填波特率，结果通信死活不通。其实FDCAN的参数设置是有套路的，咱们一步步来。
4.2.1 波特率计算
FDCAN的波特率由三个参数决定：位时序时钟频率、时间量子（Tq）、位时间长度。公式很简单：
波特率 = 位时序时钟频率 / (Sync_Seg + Prop_Seg + Phase_Seg1 + Phase_Seg2)其中Sync_Seg固定为1个Tq。Prop_Seg和Phase_Seg1、Phase_Seg2加起来就是位时间长度。我一般把位时间长度设为16个Tq，这样采样点可以精确控制在87.5%左右。
举个例子：位时序时钟20MHz，位时间长度16Tq，那么波特率就是20MHz / 16 = 1.25MHz。如果你想跑5Mbps，那就需要位时序时钟80MHz，位时间长度16Tq。嗯，这里要注意，FDCAN的时钟频率不能太高，否则时序会不稳定。
4.2.2 采样点设置
采样点决定了FDCAN在什么时候读取总线上的电平。经典CAN的采样点通常在70%~80%之间，但FDCAN因为数据段速率高，我建议把采样点设在80%~87.5%之间。
为什么？因为FDCAN的位时间短，信号传输延迟占比更大。采样点靠后一些，能更好地容忍总线上的信号抖动。我在项目里遇到过一个问题：采样点设在75%，结果总线长度超过1米就开始丢帧。后来我把采样点调到85%，问题就解决了。
在CubeMX的FDCAN配置界面里，你可以直接输入采样点百分比，它会自动计算出对应的寄存器值。我个人习惯用87.5%，也就是位时间长度16Tq，采样点在Sync_Seg + Prop_Seg + Phase_Seg1 = 14Tq的位置。
4.2.3 协议参数配置
FDCAN的协议参数比经典CAN多了不少。这里我挑几个关键的讲：
- Nominal Bit Timing：仲裁段的位时序配置，和经典CAN一样。
- Data Bit Timing：数据段的位时序配置，这是FDCAN特有的。数据段的位时间可以比仲裁段短，从而实现高速传输。
- Transmitter Delay Compensation：发送延迟补偿。这个参数在高速模式下特别重要，它用来补偿发送路径上的延迟。我一般设为2个Tq。
- Edge Filtering：边沿滤波。如果总线环境噪声大，可以开启这个选项，过滤掉小于1个Tq的毛刺。
4.3 GPIO引脚映射——别接错了
GPIO映射看起来简单，但最容易出问题。FDCAN的引脚通常是复用的，你需要确保TX和RX引脚正确映射到FDCAN外设上。
在CubeMX的Pinout View里，找到FDCAN1或FDCAN2，然后选择对应的引脚。常见的映射关系如下：
| FDCAN实例 | TX引脚 | RX引脚 |
|---|---|---|
| FDCAN1 | PD1 | PD0 |
| FDCAN1 | PB9 | PB8 |
| FDCAN2 | PB6 | PB5 |
| FDCAN2 | PD13 | PD12 |
选好引脚后，记得检查GPIO的配置：
- 输出类型：TX引脚设为推挽输出（Push-Pull）。
- 上拉/下拉：RX引脚通常设为浮空输入，或者带上拉。我习惯用浮空，因为CAN收发器内部已经有偏置电阻了。
- 速度：TX引脚的速度设为High或Very High。FDCAN的数据段速率高，引脚速度跟不上会导致信号畸变。
4.4 生成代码前的最后检查
配置完成后，别急着生成代码。我建议你检查以下几点：
- 时钟树确认：FDCAN的时钟频率是否在合理范围内？通常不超过80MHz。
- 波特率计算：用公式手动算一遍，确认和CubeMX显示的一致。
- 采样点位置：仲裁段和数据段的采样点是否都在80%以上？
- 引脚冲突：检查其他外设是否占用了FDCAN的引脚。
确认无误后，点击Generate Code。嗯，到这里，硬件配置部分就完成了。下一章我们会基于生成的代码，编写FDCAN的收发程序。到时候你会发现，配置对了，写代码其实很简单。