第2章：Cortex-M7与M4核心差异：性能对比、FPU特性、缓存架构、中断延迟差异

好，咱们直接切入正题。上一章聊了STM32多核的整体架构，这一章我打算把Cortex-M7和M4这两个核心拎出来，好好掰扯掰扯它们的区别。说实话，很多工程师选型时只看主频，觉得M7比M4快就完事了。但实际用起来，坑比想象的多。

我个人习惯是，先搞清楚核心差异，再决定任务怎么分配。否则你想想看，把实时性要求高的任务扔给M7，结果被缓存miss拖了后腿，那还不如用M4呢。

2.1 性能对比：M7到底快在哪？

先看一组硬指标。M7是6级流水线，M4是3级。M7支持双发射（某些条件下能同时执行两条指令），M4是单发射。M7有分支预测，M4没有。

这些数字意味着什么？

• DMIPS/MHz：M7大约2.14，M4大约1.25。说白了，同频率下M7比M4快70%左右。
• CoreMark/MHz：M7能跑到3.4左右，M4在2.0附近。

但注意，这是理论峰值。我在项目中遇到过这样的情况：M7跑300MHz，M4跑200MHz，结果实际吞吐量只差了30%。为什么？因为M7的瓶颈往往不在核心，而在内存访问。

2.2 FPU特性：双精度 vs 单精度

FPU这块差异很明显。M7带的是双精度浮点单元，M4只有单精度。嗯，这里要注意，不是所有M7型号都标配双精度——有些低成本的M7也砍了FPU，选型时得看数据手册。

我个人的经验是：

• 如果算法需要double类型，比如PID参数整定、卡尔曼滤波的协方差矩阵，那必须用M7。
• 如果只是传感器数据滤波、简单的三角函数，M4的单精度完全够用，而且更快——因为单精度运算在M4上也是硬件加速的。

举个例子，我之前做电机控制，电流环用M4跑单精度浮点，一个周期2.5μs搞定。后来换到M7跑双精度，反而慢了，因为双精度运算的延迟比单精度高，而且占用的寄存器更多。

2.3 缓存架构：M7的加速器也是绊脚石

M4没有缓存，所有指令和数据都直接从Flash或SRAM读取。M7有L1缓存：指令缓存（I-Cache）和数据缓存（D-Cache），通常是16KB或32KB。

听起来是好事对吧？但缓存带来的问题，我踩过不少坑。

第一个坑：缓存一致性问题

M7的D-Cache是写通的（Write-Through）还是写回的（Write-Back）？这取决于具体实现。STM32H7系列用的是写回策略。这意味着CPU写数据时，先写到缓存，不会立刻更新到内存。

如果你在M7上修改了一个缓冲区，然后让DMA去读取这个缓冲区——完蛋，DMA读到的可能是旧数据。我曾经因为这个bug查了整整两天，最后发现是D-Cache没刷。

// 正确的做法：在DMA传输前刷缓存
SCB_CleanDCache_by_Addr((uint32_t*)buffer, size);
// 或者在DMA传输后无效化缓存
SCB_InvalidateDCache_by_Addr((uint32_t*)buffer, size);

第二个坑：中断上下文中的缓存

M7的中断服务函数里，如果访问了被缓存的数据，而主循环也在修改同一块数据——嗯，你猜怎么着？数据不一致。我建议在中断里尽量用volatile变量，或者把共享数据放在非缓存的SRAM区域（比如DTCM）。

2.4 中断延迟差异：M7真的比M4快吗？

很多人以为M7主频高，中断响应一定更快。其实不一定。

M4的中断延迟是固定的，大约12个周期（从中断触发到执行第一条指令）。M7因为有缓存和分支预测，中断延迟是变化的：

• 如果中断向量表在缓存里，延迟大约10-14个周期。
• 如果缓存miss，需要从Flash加载，延迟可能飙到30-40个周期。

所以，对于硬实时任务（比如PWM周期中断、编码器捕获），我反而更信任M4。M7虽然峰值性能高，但延迟抖动大，不适合做时间确定性要求极高的任务。

我记得有一次做伺服驱动器，电流环中断放在M7上，结果偶尔出现抖动，导致电流波形畸变。后来把中断移到M4上，问题就解决了。M4的确定性，有时候比M7的峰值性能更重要。

特性	Cortex-M7	Cortex-M4
流水线级数	6级	3级
DMIPS/MHz	2.14	1.25
FPU精度	双精度/单精度	单精度
缓存	I-Cache + D-Cache	无
中断延迟（典型）	10-40周期（依赖缓存）	12周期（固定）
适用场景	复杂计算、音频处理、AI推理	实时控制、传感器采集、通信协议

2.5 避坑指南：我踩过的几个雷

最后分享几个实战中容易翻车的地方：

• 不要迷信M7的主频：我曾经把FFT计算放在M7上，结果因为D-Cache频繁miss，性能还不如M4。后来把数据放到TCM里，速度才提上来。
• 中断优先级分组要一致：M7和M4各有自己的NVIC，但中断优先级的分组设置必须统一。否则一个核心认为优先级是抢占式，另一个认为是子优先级——乱套了。
• 共享变量加volatile：M7的编译器优化很激进，不加volatile的话，循环等待标志位可能永远跳不出来。我吃过这个亏，代码在调试模式下正常，Release模式就卡死。