4、电压采样电路设计：电压采样原理、差分采样与单端采样、采样电阻选型、共模电压抑制
各位同学，咱们今天聊电压采样。这是BMS硬件里最基础、也最容易出坑的环节。我做了这么多年BMS，见过太多因为采样电路设计不当导致的故障——SOC跳变、均衡误动作，甚至直接烧毁采样芯片。说白了，电压采样的精度和可靠性，直接决定了BMS的“眼睛”好不好使。
4.1 电压采样原理：你到底在测什么？
电压采样，本质上就是测量电芯两端的电位差。但这里有个关键点——BMS里电芯是串联的，每一节电芯的参考地都不一样。
举个例子：第1节电芯的正极是2V，负极是0V；第2节电芯的正极是4V，负极是2V。你想测第2节电芯的电压，不能直接用万用表去量正极和GND，那样你得到的是4V，而不是2V。
所以，电压采样的核心思路是：同时采集电芯正极和负极的电位，然后做减法。这个减法，就是差分采样的本质。
核心公式：
Vcell = V+ - V-
其中V+是电芯正极对地电位，V-是电芯负极对地电位。
嗯，这里要注意：采样电路本身也有误差。比如运放的输入偏置电流、采样电阻的温漂、PCB走线的压降，都会影响最终结果。我早期有个项目，就是因为没考虑采样线缆的线阻，导致第4节电芯的采样值总是偏低0.3mV，排查了整整两天。
4.2 差分采样 vs 单端采样：选哪个？
这个问题，我每次面试新人都会问。很多人张口就来“差分采样好”，但问为什么好，就说不清了。
单端采样：就是只测电芯正极对地的电压，然后通过软件计算差值。比如测第2节电芯，就测V2+和V1+，然后相减。
这样做有什么问题？你想想看，如果V1+的采样有1mV误差，V2+的采样也有1mV误差，那最终结果可能差2mV。而且，单端采样的共模抑制能力很差——共模电压一波动，结果就跟着飘。
差分采样：直接用差分放大器同时采集电芯的正负极，一次完成减法运算。这样做的好处是：
- 共模抑制比高：差分放大器天生就能抑制共模噪声
- 精度更高：一次测量，误差只来源于一个通道
- 抗干扰能力强：共模噪声被抵消，差模信号被放大
我的建议：在BMS中，必须使用差分采样。单端采样只适合实验室调试，量产产品千万别用。我曾经在一个低成本项目中尝试过单端采样，结果EMC测试时电压值跳得像心电图，后来老老实实改回了差分方案。
4.3 采样电阻选型：别小看这几个电阻
采样电阻，就是差分放大器输入端的两个分压电阻。它们的作用是把电芯的高电压（比如4.2V）降到ADC能接受的范围（比如0-2.5V）。
选型时，我一般关注这几个参数：
| 参数 | 要求 | 为什么重要 |
|---|---|---|
| 精度 | ±0.1% 或更高 | 电阻分压比直接决定采样精度 |
| 温漂 | ≤25ppm/℃ | 温度变化时阻值漂移，导致测量误差 |
| 功率 | ≥1/8W | 虽然电流很小，但留余量总没错 |
| 封装 | 0603或0805 | 太小了焊接困难，太大了占空间 |
这里有个坑：上下两个分压电阻必须用同一批次、同一型号的电阻。为什么？因为不同批次的电阻，温漂特性可能不一样。温度一变，分压比就变了，采样值也跟着飘。
避坑指南：我曾经在一个项目中，用了不同品牌的电阻做分压。常温下精度没问题，但到了-20℃低温测试时，采样误差直接飙到5mV。后来换成同一批次、同一品牌的电阻，问题解决。所以，采样电阻一定要配对使用。
另外，电阻的阻值选择也有讲究。我一般选100kΩ左右，原因有二：
- 阻值太小，功耗大，而且会拉低电芯电压
- 阻值太大，噪声大，而且ADC输入阻抗不够时会有分压效应
4.4 共模电压抑制：为什么你的采样值会跳？
共模电压，就是差分放大器两个输入端的平均电压。在BMS中，电芯串联导致共模电压很高——比如第12节电芯，共模电压可能高达48V。
共模电压的问题在于：它会在差分放大器的输入端产生一个共模信号。如果放大器的共模抑制比（CMRR）不够高，这个共模信号就会转化为差模信号，导致采样误差。
举个例子：假设你的差分放大器CMRR是80dB，共模电压是48V。那么共模信号被抑制后，等效到输入端的差模误差是：
Verror = 48V / 10^(80/20) = 48V / 10000 = 4.8mV
4.8mV的误差，对于4.2V的电芯来说，相当于0.1%的精度损失。如果CMRR只有60dB，误差就变成48mV——这已经不可接受了。
提高共模抑制的方法：
- 选择高CMRR的运放：至少80dB，最好100dB以上
- 匹配输入阻抗：差分输入端的阻抗要完全对称
- 使用仪表放大器：比如INA826、AD8220，它们天生就有高CMRR
- PCB布局注意：差分走线要等长、等距，避免引入共模噪声
嗯，这里还要提一句：共模电压不是静态的。电芯在充放电时，电压会变化，共模电压也会跟着变。所以，你的采样电路必须在整个共模电压范围内都能保持高CMRR。
我记得有个项目，客户反馈说“充电时电压采样不准，放电时又好了”。排查后发现，是运放的CMRR在共模电压超过40V时急剧下降。换了一款宽共模范围的运放后，问题解决。
4.5 实战总结：一个典型的电压采样电路
说了这么多，咱们来看一个实际电路。这是我常用的方案：
电芯正极 --- R1 (100kΩ) ---+--- 运放同相输入
|
+--- C1 (10nF) --- GND
电芯负极 --- R2 (100kΩ) ---+--- 运放反相输入
|
+--- C2 (10nF) --- GND
运放输出 --- R3 (10kΩ) --- ADC输入
这个电路的特点：
- R1和R2配对，精度±0.1%，温漂25ppm
- C1和C2是滤波电容，滤除高频噪声
- 运放选用INA826，CMRR 100dB，适合BMS应用
- 输出加R3，限制ADC输入电流，保护ADC引脚
小技巧：在PCB布局时，把R1和R2紧挨着放置，让它们感受相同的温度。这样温漂引起的误差可以相互抵消。我习惯在电阻下面铺一块铜皮，帮助散热均匀。
好了，电压采样电路的核心内容就这些。下一章咱们聊电流采样——那个更刺激，因为电流采样要处理的是大电流、高噪声的环境。到时候我会分享一个我踩过的“霍尔传感器被电机干扰”的坑，保证让你印象深刻。