第二讲：采样电阻布局与布线——开尔文连接与差分走线

各位工程师朋友，大家好。今天我们来聊聊电流采样电路里一个非常关键，但又容易被忽视的环节——采样电阻的布局与布线。

说实话，我在刚入行那几年，也踩过不少坑。明明选好了高精度的采样电阻，电路仿真也没问题，可一上板测试，电流波形就是乱七八糟。后来才发现，问题出在PCB布局上。嗯，今天就把这些经验分享给大家。

一、开尔文连接（Kelvin Connection）原理

先说说开尔文连接。这个名字听起来挺唬人，其实原理很简单。

我们常用的采样电阻，本身阻值很小，比如1毫欧、5毫欧。这么小的电阻，如果直接用两根导线连上去，导线本身的电阻和接触电阻就会引入很大误差。你想想看，1毫欧的电阻，导线电阻可能就有0.5毫欧，这误差直接50%了。

开尔文连接的核心思想，就是把电流路径和电压测量路径分开。

• 电流路径：负责流过主电流，导线可以粗一些，允许一定的压降
• 电压测量路径：几乎不流过电流，只用来检测采样电阻两端的电压

这样做的好处很明显：测量回路里几乎没有电流，所以导线电阻和接触电阻不会影响测量精度。

我在项目中遇到过一种情况：客户用了两端的采样电阻，硬要搞开尔文连接。结果呢？电流端和电压端在电阻本体上还是共用的，根本分不开。所以，选型时就要注意，要么选四端电阻，要么用专门的开尔文连接布局方式。

二、PCB布局要点

理论说完了，咱们看看实际PCB上怎么操作。

1. 采样电阻的位置

我个人习惯把采样电阻放在靠近负载或电机驱动桥的位置。为什么呢？因为电流路径越短，寄生电感越小。寄生电感在高频开关电流下会产生很大的电压尖峰，干扰采样信号。

另外，采样电阻要远离大功率电感、变压器这些强磁场源。磁场会在采样回路里感应出噪声电压，这个我吃过亏。

2. 电流路径的走线

电流路径的走线要宽，要短。宽是为了减小电阻，短是为了减小电感。一般建议走线宽度至少能承载峰值电流的2倍以上。

举个例子：如果峰值电流是10A，铜厚1oz，温升控制在20°C以内，走线宽度至少需要5mm左右。具体可以查PCB载流表。

3. 电压检测路径的走线

电压检测线要从采样电阻的内侧引出，也就是紧贴着电阻本体。引出来之后，要立即走差分对，平行且靠近。

这里有个小技巧：检测线可以先走一小段到电阻的焊盘内侧，然后再拉出去。这样可以避免焊盘上的大电流压降被检测到。

三、差分走线注意事项

电压检测信号是差分信号，所以走线要按差分对的规则来。

1. 等长原则

两根检测线要尽量等长。为什么？因为不等长会导致共模噪声转化为差模噪声。在电机控制这种高噪声环境下，这个转化会严重影响采样精度。

我一般要求长度差控制在5mm以内。如果空间实在受限，至少也要控制在10mm以内。

2. 等距原则

两根线要平行走，间距保持一致。这样做的目的是保证两根线受到的干扰相同，也就是共模干扰。差分放大器可以很好地抑制共模干扰。

如果一根线贴着大电流走线，另一根线悬空，那干扰就不一样了，差分放大器也救不了你。

3. 远离噪声源

差分走线要远离以下噪声源：

• 开关管（MOSFET、IGBT）的驱动信号
• PWM信号线
• 大电流回路
• 电感、变压器

我曾经在一个项目里，差分线走了10mm靠近MOSFET的栅极驱动信号，结果采样波形上全是毛刺。后来把差分线绕开，毛刺就消失了。

4. 加地线屏蔽

如果差分线不得不穿过噪声区域，可以在两侧加地线屏蔽。地线要宽，而且要打过孔连接到地平面。

注意：地线不要和差分线靠太近，否则会改变差分线的特性阻抗。一般保持3倍线宽的距离就够。

四、实际布局示例

我给大家一个简单的布局参考：

1. 采样电阻放在PCB顶层，靠近负载输出端
2. 电流路径：从电源进来，经过采样电阻的电流端，再到负载
3. 电压检测线：从采样电阻内侧引出，立即走差分对
4. 差分对走线：平行、等长、等距，远离噪声源
5. 差分对直接连接到运放或ADC的差分输入引脚
6. 运放或ADC放在采样电阻附近，不超过20mm

这个布局我用了很多年，效果一直不错。当然，具体项目还要根据实际情况调整。

五、总结

好了，今天的内容就这些。总结一下：

• 开尔文连接的核心是电流和电压分开走
• PCB布局要短、宽、远离噪声
• 差分走线要等长、等距、加屏蔽

下一讲我们会聊聊采样电阻的选型与热设计，到时候再细说。有什么问题欢迎交流。

公众号:蓝海资料掘金营，微信deep3321