3、电流波形毛刺：采样电阻布局与地环路干扰分析

做电机驱动调试，最让人头疼的问题之一，就是电流波形上的毛刺。

明明程序逻辑没问题，PWM占空比也正常，可示波器一抓电流波形，好家伙，上面全是尖刺。这玩意儿看着就烦，更关键的是——它会直接影响你的电流环控制精度。

我个人习惯，遇到毛刺先不急着改软件滤波参数。先查硬件，尤其是采样电阻的布局和地环路。这两块搞不定，软件怎么滤都白搭。

3.1 毛刺从哪里来？

说白了，电流采样毛刺就两个来源：

• 采样电阻布局不合理——走线长了，寄生电感大了，PWM开关瞬间产生尖峰电压
• 地环路干扰——采样信号的地和功率地没处理好，噪声直接耦合进来

我遇到过好几次，工程师花了两周调PI参数，结果最后发现是采样电阻的焊盘走线绕了个弯。你说冤不冤？

3.2 采样电阻布局的黄金法则

采样电阻的布局，其实就三个字：短、直、近。

原则	说明	我踩过的坑
短	采样电阻到芯片引脚的走线尽量短	有次走线长了5mm，毛刺幅度翻了一倍
直	不要绕弯，不要打过孔	打过孔引入的寄生电感，高频下就是天线
近	采样电阻紧挨着MOS管或下桥臂	离远了，回路面积变大，噪声全收进来了

嗯，这里要注意一点：采样电阻的Kelvin连接（开尔文连接）一定要做。什么意思？就是采样电压的走线，要单独从电阻两端引出来，不要跟大电流走线共用。

3.3 地环路干扰——隐形杀手

地环路干扰，说白了就是采样信号的地和功率地之间，形成了一个闭合回路。这个回路里一旦有高频电流流过，就会感应出噪声电压。

你想想看，采样电阻上的电压本来就只有几十毫伏。地环路随便耦合进来几毫伏的噪声，信噪比就直接崩了。

我曾经在一个项目里，电流波形毛刺大到200mV（采样电阻是10mΩ，相当于20A的误差）。查了两天，最后发现是采样芯片的AGND和PGND在PCB上连成了一片，没有做单点接地。

3.4 地环路怎么破？

解决地环路干扰，我总结了三个方法：

1. 单点接地——模拟地和功率地只在一点连接，通常是电源输入端
2. 差分采样——用差分放大器直接采样电阻两端电压，共模噪声会被抑制掉
3. 隔离——如果干扰实在太大，考虑用隔离放大器或隔离ADC

3.5 实战案例：一次毛刺排查全过程

去年有个项目，三相电流采样，波形毛刺严重。我带着团队一步步排查：

• 第一步：示波器看毛刺频率——发现毛刺频率和PWM开关频率一致，确定是开关噪声
• 第二步：检查采样电阻布局——发现采样电阻离MOS管有15mm远，中间还过了两个过孔
• 第三步：检查地线——发现采样芯片的GND直接连到了功率地平面，没有做隔离
• 第四步：修改PCB——把采样电阻移到MOS管旁边，走线缩短到3mm，去掉过孔；同时把采样芯片的GND通过一个0Ω电阻单点连接到功率地

改完之后，毛刺从150mV降到了15mV。电流环的控制效果，肉眼可见地变好了。

3.6 采样电路布局检查清单

每次画完PCB，我都会对照这个清单过一遍：

• ☐ 采样电阻是否紧挨着MOS管？
• ☐ 采样走线是否差分走线？
• ☐ 采样走线是否避开了高频开关节点？
• ☐ 模拟地和功率地是否单点连接？
• ☐ 采样芯片的电源是否加了去耦电容？
• ☐ 采样电阻的焊盘是否足够大（散热考虑）？

3.7 小结

电流波形毛刺，说白了就是布局和地线的问题。采样电阻放对了位置，地环路处理好了，毛刺自然就没了。

我见过太多人一上来就调软件参数，结果折腾半天发现是硬件问题。所以我的建议是：先硬件，后软件。硬件干净了，软件才能发挥它的作用。

下一章，我们聊聊PWM死区时间设置不当导致的电流波形畸变。那个问题更隐蔽，也更坑人。