第二章 关键元器件选型：功率MOSFET、电感与电容
各位工程师朋友，咱们接着聊。上一章我们讲了DC/DC的拓扑和基本原理，这一章我重点说说元器件选型。说实话，很多效率问题，根源都在元器件选型上。你想想看，电路设计得再好，器件选错了，一切都是白搭。
2.1 功率MOSFET选型要点
功率MOSFET是DC/DC转换器的核心开关器件。它的选型直接决定了导通损耗和开关损耗。我个人习惯，先看三个关键参数：Rds(on)、Qg、Coss。
核心原则：低压大电流场景优先看Rds(on)，高压高频场景优先看Qg和Coss。
2.1.1 导通电阻Rds(on)
Rds(on)决定了导通损耗。公式很简单：P_con = I² × Rds(on) × D。D是占空比。
我在项目中遇到过一个问题：某款12V转3.3V的DC/DC，满载10A，我选了一颗Rds(on)为10mΩ的MOSFET。算下来导通损耗才1W左右，觉得没问题。结果热测试时温度飙到110℃。后来一查，Rds(on)随温度升高会增大，100℃时几乎翻倍。嗯，这里要注意，一定要看datasheet里高温下的Rds(on)曲线。
我的建议：选型时按125℃结温下的Rds(on)来算，留足余量。一般选常温下Rds(on)比计算值小30%-50%的管子。
2.1.2 栅极电荷Qg
Qg决定了开关速度。开关损耗P_sw ≈ 0.5 × V_in × I_out × (t_rise + t_fall) × f_sw。而Qg越大，开关时间越长，损耗越大。
说白了，高频应用要选小Qg的MOSFET。但小Qg往往意味着大Rds(on)，这是个trade-off。我一般先确定开关频率，再平衡这两个参数。
| 应用场景 | 开关频率 | 优先参数 | 典型Qg范围 |
|---|---|---|---|
| 汽车主电源(12V→3.3V) | 200-500kHz | Rds(on) | 10-30nC |
| 隔离DC/DC(高压) | 100-200kHz | Qg + Coss | 5-15nC |
| 高频POL(12V→1V) | 1-2MHz | Qg | 3-8nC |
2.1.3 输出电容Coss
Coss影响关断损耗。MOSFET关断时，Coss会储存能量，下次开通时这部分能量会消耗掉。高频下这个损耗不可忽视。
避坑指南：我曾经选了一颗Coss很大的MOSFET做500kHz的DC/DC，结果空载损耗比预期高了0.5W。后来换成Coss小一半的管子，效率直接提升了2%。
2.2 电感选型与饱和电流
电感是DC/DC的储能元件。选型时，电感值、饱和电流、直流电阻DCR是三个核心参数。
2.2.1 电感值的选择
电感值决定了纹波电流。公式：ΔI_L = (V_in - V_out) × D / (L × f_sw)。一般纹波电流取输出电流的20%-40%。
我习惯先算最小电感值：L_min = (V_in - V_out) × D / (0.3 × I_out × f_sw)。然后选一个标称值，再验证饱和电流。
经验值：汽车级DC/DC，12V转5V/3A，200kHz，电感值通常在10-22μH之间。频率越高，电感可以越小。
2.2.2 饱和电流Isat
这是最容易踩坑的地方。电感饱和后，电感量急剧下降，电流失控，轻则效率暴跌，重则烧管子。
饱和电流必须大于最大峰值电流。峰值电流I_peak = I_out + 0.5 × ΔI_L。我一般留20%-30%的余量。
举个例子：输出3A，纹波电流1A，峰值电流3.5A。那我至少选Isat > 4.5A的电感。你想想看，如果选了Isat=4A的电感，温度一高，饱和电流还会下降，那就危险了。
我的经验：实际测试时，用电流探头看电感电流波形。如果波形出现尖峰或斜率突变，说明电感已经饱和了。这时候必须换更大Isat的电感。
2.2.3 直流电阻DCR
DCR产生铜损。P_cu = I_rms² × DCR。I_rms ≈ I_out × √(1 + (ΔI_L/(2×I_out))²)。
DCR越小越好，但小DCR往往意味着大体积。我一般控制在效率损失不超过0.5%的范围内。比如3A输出，DCR最好小于20mΩ。
2.3 输入输出电容选型
电容选型直接影响纹波和瞬态响应。我重点说陶瓷电容和铝电解电容。
2.3.1 输入电容
输入电容主要承受输入纹波电流。对于Buck电路，输入电流是断续的，纹波电流很大。
我一般用多个陶瓷电容并联。为什么？因为陶瓷电容ESR低，能有效抑制高频纹波。但要注意，陶瓷电容的容值会随直流偏置电压下降。10V的电容在5V偏压下可能只剩60%的容值。
避坑指南：我曾经用了一颗22μF/25V的陶瓷电容做输入滤波，结果实测纹波很大。一查，在12V偏压下实际容值只有8μF。后来我改用两颗10μF并联，效果反而更好。
输入电容的容值计算：C_in_min = I_out × D × (1-D) / (ΔV_in × f_sw)。ΔV_in是允许的输入纹波，一般取50-100mV。
2.3.2 输出电容
输出电容决定输出纹波。纹波由两部分组成：电容充放电产生的纹波和ESR产生的纹波。
公式：ΔV_out = ΔI_L / (8 × C_out × f_sw) + ΔI_L × ESR。
我一般先根据ESR要求选电容类型，再算容值。低压大电流场景，ESR是主要矛盾。比如输出纹波要求30mV，纹波电流1A，那ESR必须小于30mΩ。陶瓷电容ESR在5-10mΩ，铝电解在50-100mΩ，钽电容在100-500mΩ。
| 电容类型 | ESR范围 | 容值范围 | 适用场景 |
|---|---|---|---|
| 陶瓷电容(MLCC) | 1-10mΩ | 1-100μF | 高频、低压输出 |
| 铝电解电容 | 10-100mΩ | 100-1000μF | 大容量、低频滤波 |
| 钽电容 | 100-500mΩ | 10-470μF | 中等容量、中等频率 |
2.4 PCB布局对效率的影响
PCB布局是效率优化的最后一步，也是最容易被忽视的一步。布局不好，再好的器件也白搭。
2.4.1 功率回路要短
DC/DC的功率回路包括：输入电容→MOSFET→电感→输出电容。这个回路要尽可能短，减少寄生电感和电阻。
我习惯把输入电容紧贴MOSFET放置，走线宽度至少2mm。输出电容紧贴电感输出端。你想想看，如果走线长了，寄生电感会引入电压尖峰，增加开关损耗。
关键点：功率回路面积越小越好。我一般控制在1cm²以内。用热成像仪看，回路面积大的板子，MOSFET温度明显更高。
2.4.2 地平面要完整
DC/DC的噪声很大，地平面不完整会导致共模噪声和辐射干扰。我建议用多层板，第二层做完整地平面。
单层板怎么办？那就用星形接地。所有功率地、信号地、控制地都回到一个点。我在一个项目中用过单层板，效率比多层板低了3%，就是因为地回路阻抗太大。
2.4.3 反馈走线要远离噪声源
反馈信号是DC/DC的"眼睛"，如果被噪声干扰，输出电压就会不稳定。反馈走线要远离电感和MOSFET的开关节点。
我一般把反馈走线放在底层，用地平面屏蔽。如果必须走顶层，就在旁边加地线隔离。
我的习惯：反馈分压电阻尽量靠近FB引脚，走线长度不超过10mm。这样能最大程度减少噪声耦合。
2.4.4 散热设计
效率优化到最后，往往卡在散热上。MOSFET和电感是主要发热源。我建议在它们下面加散热过孔，连接到地平面散热。
散热过孔的间距0.8-1.0mm，孔径0.3mm。数量越多越好，但别超过PCB厂家能做的极限。我一般每平方厘米放20-30个过孔。
避坑指南：我曾经为了省成本，在MOSFET下面只放了4个散热过孔。结果满载时MOSFET温度105℃，效率只有88%。后来加了20个过孔，温度降到85℃，效率提升到91%。
好了，这一章的内容就到这里。元器件选型和PCB布局是DC/DC效率优化的基本功。下一章我们聊聊控制环路和补偿网络，那才是真正考验功力的地方。