第四节：输出电容的讲究
输出电容这东西，看着不起眼，但坑特别多。我刚开始做DC/DC那会儿，就因为在输出电容上偷了懒，结果板子调了整整三天。今天咱们就把输出电容的这几个关键点聊透。
一、ESR对输出纹波的影响
先说说ESR。等效串联电阻，说白了就是电容本身带的那点内阻。你想想看，电容充放电的电流流过这个内阻，能不产生压降吗？这个压降，直接就反映在输出纹波上了。
输出纹波由两部分组成：
- 电容充放电引起的纹波：跟电容容量有关
- ESR引起的纹波：跟ESR直接相关
公式很简单：V_ripple_ESR = ΔI × ESR
ΔI是电感电流的纹波峰峰值。ESR越大，这个纹波分量就越大。我遇到过一位工程师，选了颗ESR高达100mΩ的电解电容做输出，结果纹波直接飙到80mV，怎么调反馈都压不下去。后来换成10mΩ的钽电容，纹波立马降到15mV。
关键结论：高频纹波主要由ESR决定，而不是电容容量。
为什么会这样？因为高频下，电容的容抗已经很小了，但ESR基本不变。所以高频纹波电流产生的压降，主要就落在ESR上。
二、多电容并联布局技巧
很多设计为了降低ESR，会并联多个电容。这个思路没错，但并联的布局有讲究。
我个人的习惯是：
- 大小搭配：一个大电解（100μF以上）加几个小陶瓷（10μF或22μF）。大电容扛低频，小电容扛高频。
- 小电容靠近输出端：陶瓷电容要尽量靠近电感输出端或负载端。远了就没效果了。
- 走线要短粗：电容到输出节点的走线，越短越好，越宽越好。走线本身也有寄生电感，长了会抵消电容的高频效果。
实战技巧：并联两个相同容量的陶瓷电容时，让它们对称放置，走线长度尽量一致。这样高频电流能均匀分配，不会出现一个电容吃电流、另一个闲着的情况。
我曾经在一个48V转12V的模块上，并联了4颗22μF陶瓷电容。一开始随便摆，纹波有35mV。后来重新布局，把4颗电容紧挨着输出端，走线控制在3mm以内，纹波降到了18mV。你看，布局的影响就这么大。
三、反馈采样点的选择
这个坑我踩过，印象特别深。反馈采样点选错了，输出纹波再小也没用，负载一波动就出问题。
反馈采样点应该选在哪里？
- 正确做法：采样点放在输出电容之后，靠近负载端。
- 错误做法：采样点放在输出电容之前，或者离负载太远。
为什么？因为输出电容和负载之间的走线也有电阻。负载电流变化时，这段走线上会产生压降。如果反馈采样点放在电容前面，这个压降就补偿不到了。
避坑指南：我曾经设计一块板子，反馈采样点放在了输出电容的正极引脚上，离负载有2cm的走线。结果负载从0A跳到3A时，输出电压掉了120mV。后来把采样点移到负载端，压降降到了30mV。这100mV的差距，就是那2cm走线电阻搞的鬼。
具体操作上，我建议：
- 用一根细走线（10mil左右）从负载端引回反馈电阻分压网络。
- 这根走线要远离电感、开关管等噪声源。
- 如果负载离得远，可以考虑在负载端加一个小电容（1μF~10μF），配合反馈走线形成局部滤波。
四、总结一下
输出电容这块，三个要点：
| 要点 | 核心建议 |
|---|---|
| ESR控制 | 选低ESR电容，高频纹波主要靠它 |
| 多电容并联 | 大小搭配，小电容靠近输出端，走线短粗 |
| 反馈采样点 | 放在负载端，用细走线单独引出 |
嗯，这些经验都是我用示波器一针一针测出来的。你照着做，输出纹波这块基本不会出大问题。下一节咱们聊聊输入电容，那个坑也不少。