第4章 驱动电路设计：隔离驱动、驱动电源与米勒平台抑制

驱动电路，说白了就是逆变器的“神经末梢”。

它把控制器的弱电信号，变成能驱动功率管（IGBT或SiC MOSFET）的强电信号。同时，还要保证高压侧和低压侧的安全隔离。这一章，我重点聊聊隔离驱动、驱动电源，以及那个让人头疼的米勒平台寄生导通问题。

4.1 隔离驱动：光耦、磁隔离、容隔离

为什么要隔离？因为逆变器的上管源极（或发射极）是浮动的，电压会跳变。控制器是低压侧，直接连上去就烧了。隔离驱动就是在这之间加一道“墙”。

目前主流方案有三种：光耦、磁隔离、容隔离。我一个个说。

4.1.1 光耦隔离

光耦是最传统的方案。内部一个LED发光，一个光敏管接收。电-光-电的转换，天然隔离。

优点：

• 技术成熟，成本低
• 抗共模干扰能力不错

缺点：

• 速度慢。普通光耦传输延迟在几百ns到几μs
• 有老化问题。LED光衰会影响性能
• 功耗大。驱动LED需要几mA到十几mA电流

我个人习惯在低频（<20kHz）或对成本敏感的场合用光耦。比如一些老式的UPS或变频器。但做高频SiC驱动时，我基本不用它。

4.1.2 磁隔离

磁隔离用脉冲变压器或平面变压器实现。信号通过磁场耦合过去。

优点：

• 速度比光耦快，延迟可以做到几十ns
• 可以同时传输信号和能量（比如自举驱动）
• 没有光耦的老化问题

缺点：

• 体积大。变压器绕制麻烦
• 容易受外部磁场干扰
• 占空比受限。脉冲变压器不能传输直流信号

磁隔离在中等功率、中等频率的场合用得比较多。我记得有一次做三相逆变器，用了磁隔离方案，布局时特别注意把变压器远离电感，否则干扰很严重。

4.1.3 容隔离

容隔离是近几年的新方案。用SiO₂介质做电容，信号通过电容耦合。典型代表是TI的ISO系列、Silicon Labs的Si8xxx系列。

优点：

• 速度极快。延迟可以做到10ns以内
• 体积小。可以集成到芯片里
• 功耗低
• 共模瞬态抑制（CMTI）非常高，适合SiC/GaN

缺点：

• 成本相对高一些
• 对PCB布局敏感。电容耦合路径如果被干扰，信号会出错

我现在做高频SiC MOSFET驱动，首选容隔离。你想想看，SiC的开关速度是IGBT的10倍以上，光耦根本跟不上。容隔离的CMTI能做到100kV/μs以上，这才是SiC的绝配。

4.2 驱动电源设计

驱动电源，就是给驱动芯片供电的隔离电源。它要提供稳定的正压（+15V）和负压（-5V到-8V）。

为什么需要负压？因为IGBT关断时，需要一个负压来加速关断，同时防止米勒效应导致的误导通。SiC MOSFET也需要负压，但幅度可以小一些，比如-3V到-5V。

驱动电源的常见方案：

• 反激式： 用反激变压器，一路输入，多路输出。成本低，但纹波大。
• 推挽式： 用推挽拓扑，效率高，纹波小。适合多路输出。
• 隔离DC-DC模块： 直接买现成的模块，比如Murata、RECOM的。省事，但贵。

我个人习惯在量产产品中用推挽式。反激的纹波太大，容易干扰驱动信号。模块方案成本太高，除非是高端产品。

设计驱动电源时，有几个关键点：

• 隔离电压： 至少3000VAC，安规要求。我一般留余量到5000VAC。
• 输出功率： 每个通道需要1-2W。三相逆变器6个通道，总共需要6-12W。
• 纹波： 输出纹波要小于100mV。否则驱动电压不稳，开关损耗会增大。

4.3 米勒平台与寄生导通抑制

米勒平台，是驱动波形上那个“平台”。为什么会这样？

IGBT或MOSFET在开关过程中，栅极-漏极（或栅极-集电极）之间的米勒电容Cgd会反馈。当栅极电压上升到米勒平台电压时，Cgd开始充电，栅极电压被“钳住”，形成一个平台。

米勒平台本身不是问题。问题在于寄生导通。

寄生导通，就是上管关断时，下管突然导通。或者反过来。这会导致桥臂直通，瞬间短路，炸管。

为什么会寄生导通？因为米勒电容Cgd的存在。当上管快速关断时，dv/dt通过Cgd耦合到下管的栅极，产生一个正向电压尖峰。如果这个尖峰超过阈值电压，下管就误导通了。

怎么抑制？我总结了几种方法：

1. 加负压关断： 这是最有效的方法。关断时给栅极加-5V到-8V，即使有米勒尖峰，也很难超过阈值。
2. 降低栅极电阻Rg： 关断时用更小的电阻，让栅极电荷快速泄放。但要注意，Rg太小会导致开关速度过快，EMI变差。
3. 加米勒钳位： 在栅极和发射极之间加一个三极管或MOSFET。当检测到米勒尖峰时，主动把栅极拉到低电平。
4. 使用有源米勒钳位驱动芯片： 很多驱动芯片内置了米勒钳位功能。比如TI的UCC21750、Infineon的1ED020I12-F2。它们会在关断时监测栅极电压，一旦超过阈值，就自动拉低。

我记得有一次做SiC逆变器，开关频率100kHz，dv/dt高达50V/ns。不加负压时，下管栅极的米勒尖峰高达8V，而SiC的阈值电压只有2.5V，直接炸管。后来加了-5V负压，尖峰被压到1V以下，问题解决。

4.4 驱动电路设计实战要点

最后，我列几个实战中容易忽略的点：

• 栅极电阻的功率： 栅极电阻要承受开关过程中的脉冲电流。我一般选1/4W或1/2W的贴片电阻。如果功率不够，电阻会烧断。
• 驱动芯片的去耦电容： 驱动芯片的电源引脚要加10μF+100nF的去耦电容。电容要靠近芯片引脚，否则驱动电流不够，波形会变差。
• PCB布局： 驱动回路要尽量短。栅极驱动线要远离大电流回路。我习惯把驱动芯片放在功率管旁边，距离不超过2cm。
• 死区时间： 驱动电路设计好之后，一定要实测死区时间。示波器看上下管的栅极波形，确保死区时间在安全范围内。

嗯，驱动电路设计就聊到这里。下一章我们讲输出滤波电路设计，包括LCL滤波器、共模电感、Y电容等。到时候再细聊。