2、信号完整性分析：信号反射与振铃、串扰分析、眼图测试方法

信号完整性，说白了就是保证信号从发送端到接收端，波形别走样。我做过多屏系统这么多年，遇到过太多因为信号反射导致花屏、闪屏的案例。你想想看，一根走线从驱动芯片到接收芯片，中间经过连接器、过孔、PCB走线，阻抗处处不一样，信号能不反射吗？

2.1 信号反射与振铃

信号反射的本质，就是阻抗不匹配。信号在传输线上跑，遇到阻抗突变的地方，一部分能量继续往前，一部分就弹回来了。弹回来的信号叠加到原信号上，波形就变形了。

反射系数公式很简单：

ρ = (Z_load - Z0) / (Z_load + Z0)

其中 Z_load 是负载阻抗，Z0 是传输线特性阻抗。当 Z_load = Z0 时，ρ = 0，完美匹配，没有反射。但现实中哪有这么完美的事？

振铃是怎么回事呢？信号反射一次，弹回来，再反射，再弹回来...来回震荡，就像敲钟一样，波形上就出现了一串过冲和下冲。我在调试一块4K@60Hz的多屏拼接板时，就遇到过严重的振铃问题。示波器一看，时钟信号上冲幅度都快到1.8V了（正常1.2V），吓得我赶紧查阻抗匹配。

解决反射和振铃，我常用的方法有这几招：

• 源端串联匹配：在驱动端串一个电阻，阻值等于Z0减去驱动器的输出阻抗。这是我最喜欢的方法，简单有效，功耗也低。
• 终端并联匹配：在接收端对地接一个电阻，阻值等于Z0。但直流功耗大，高速信号慎用。
• AC匹配：在终端串一个电容再接地，既能匹配高频，又省直流功耗。

嗯，这里要注意：匹配电阻的摆放位置很关键。源端匹配要靠近驱动芯片，终端匹配要靠近接收芯片。我曾经见过有人把匹配电阻放在走线中间，结果反射一点没改善，白费功夫。

2.2 串扰分析

串扰，就是一根线上的信号干扰了旁边的线。多屏系统里走线密密麻麻，串扰几乎是躲不掉的。串扰分两种：近端串扰（NEXT）和远端串扰（FEXT）。

为什么会串扰？说白了就是电磁场耦合。两条平行走线之间，存在互容和互感。信号跳变时，通过互容和互感在相邻线上感应出噪声。

我记得有一次做8屏拼接系统，LVDS差分对之间串扰严重，导致画面出现水波纹。查了半天，发现是走线间距不够。当时PCB设计规则里设的是3W（线宽的3倍），但实际走线时因为空间紧张，有些地方只有2W。

串扰的定量分析，可以用这个经验公式估算：

串扰幅度 ≈ (C_m / C_total) × ΔV

其中 C_m 是互容，C_total 是总电容，ΔV 是信号跳变幅度。信号跳变越快，串扰越严重。所以降低信号边沿速率，也能减少串扰。

我建议在PCB设计阶段就用仿真工具跑一下串扰。常用的工具有HyperLynx、ADS、SiWave。仿真时重点关注：

• 受害线上感应出的噪声幅度是否超过噪声容限
• 串扰引起的时序抖动是否在允许范围内
• 是否有长距离平行走线（超过3英寸就要小心）

2.3 眼图测试方法

眼图，是衡量信号质量最直观的方法。把很多个比特的波形叠加在一起，就形成了眼图。眼图睁开得越大，信号质量越好。

眼图测试需要示波器，最好是带宽足够高的实时示波器或者采样示波器。测试步骤很简单：

1. 把示波器探头接到接收端的信号线上
2. 设置示波器为"眼图模式"或"Persist模式"
3. 调整触发电平和时基，让波形稳定
4. 观察眼图的张开度、抖动、过冲等参数

眼图里能看出什么门道？我列个表：

眼图特征	含义	常见原因
眼高太小	噪声容限不足	信号幅度衰减、串扰过大
眼宽太窄	时序裕量不足	抖动过大、时钟恢复不佳
眼图闭合	信号完全不可靠	严重反射、阻抗严重失配
过冲/下冲	反射或驱动过强	阻抗不匹配、驱动电流过大
抖动（Jitter）	信号边沿位置变化	电源噪声、串扰、时钟抖动

做眼图测试时，我习惯用PRBS（伪随机二进制序列）作为测试码型。PRBS能模拟真实数据中的各种跳变模式，比固定码型更能暴露问题。

眼图测试的常见坑，我踩过不少：

• 探头接地线太长：接地线一长，探头本身的寄生电感就会引入振铃。我一般用探头自带的弹簧接地，或者用同轴电缆直接焊上去。
• 触发设置不对：眼图需要稳定的触发。如果触发抖动太大，眼图看起来会比实际差。建议用时钟恢复模块（CDR）触发。
• 采样点数不够：眼图需要积累足够多的波形。我一般至少采集10000个UI，才能看到真实的抖动分布。

最后说一句，眼图测试不是万能的。它只能告诉你信号质量好不好，但不能直接告诉你问题出在哪。如果眼图不好，还得结合TDR（时域反射计）看阻抗连续性，结合频谱仪看噪声来源。这些工具配合使用，才能把信号完整性问题彻底搞定。