4、原理图设计实战：电源树设计（3.3V/1.8V/1.2V）、MDI接口电路、ESD保护与共模滤波

好，咱们进入正题。这一章是硬核实战，讲的是原理图里最核心的几个模块。说白了，就是给芯片喂电、把信号送出去、再把它保护起来。这三件事做不好，板子回来就是废的。

我个人习惯，画原理图之前先画电源树。为什么？因为电源是系统的命脉。100BASE-T1的PHY芯片，通常需要三路电压：3.3V、1.8V、1.2V。你想想看，这三路电压的时序、纹波、电流能力，任何一个出问题，PHY都罢工。

4.1 电源树设计：3.3V / 1.8V / 1.2V

先看一个典型的电源树结构。车载12V电池进来，经过一个预稳压器（比如LDO或DC-DC）降到3.3V，然后再从3.3V分别产生1.8V和1.2V。为什么不用12V直接出1.8V？压差太大，LDO会烫得能煎鸡蛋。

// 典型电源树拓扑（100BASE-T1 PHY）
12V (车载电池) → 预稳压器 (DC-DC, 3.3V@2A)
    ├── 3.3V → PHY的I/O电源 (VDDIO)
    ├── 3.3V → LDO (1.8V) → PHY的模拟电源 (VDDA)
    └── 3.3V → LDO (1.2V) → PHY的数字核心电源 (VDDC)

这里有个坑。我曾经在一个项目里，直接把1.8V和1.2V都用同一个LDO从3.3V降压。结果发现1.2V的纹波太大，导致PHY的PLL锁不住。后来查手册才发现，1.2V是给数字核心供电的，对纹波极其敏感。我建议，1.2V最好单独用一个低噪声LDO，或者用DC-DC加后级LDO的组合。

嗯，这里要注意上电时序。很多PHY要求VDDIO先上电，然后VDDA，最后VDDC。或者至少同时上电。如果时序反了，芯片内部可能会发生闩锁效应。我一般会在每个LDO的使能引脚上串一个RC延时电路，或者用电源监控芯片来控制顺序。

4.2 MDI接口电路设计

MDI，就是介质相关接口。100BASE-T1只用一对差分线，不像传统以太网需要四对。这一对线既要传数据，又要传直流偏置。所以电路设计上有点讲究。

标准的MDI接口电路，包含以下几个部分：

• 交流耦合电容：串在差分线上，隔直通交。典型值100nF，耐压要够（至少50V，车载环境有浪涌）。
• 共模扼流圈（CMC）：抑制共模噪声。100BASE-T1的CMC，频率范围要覆盖1MHz到66MHz。我推荐用TDK或Murata的车规级型号。
• 直流偏置电阻：给PHY的发送器提供直流工作点。通常是一对精密电阻，从VDDIO（3.3V）拉到MDI线上。

// MDI接口电路示意（单端简化）
PHY_TX+ ──||──┬── CMC ──┬── MDI+
               │         │
              R_bias    R_term
               │         │
PHY_TX- ──||──┴── CMC ──┴── MDI-

我遇到过一个问题：共模扼流圈选型不对，导致信号眼图闭合。当时查了半天，发现CMC的共模阻抗在100MHz附近突然飙升，把信号的高频分量全滤掉了。所以选CMC时，不光要看共模阻抗曲线，还要看差模插入损耗。说白了，就是不能让CMC把有用的信号也干掉。

4.3 ESD保护与共模滤波

车载环境，静电和浪涌是家常便饭。ISO 10605和ISO 7637-2是必须过的测试。ESD保护器件，我一般选双向TVS管，工作电压要高于MDI线上的直流偏置（通常是3.3V），钳位电压要低，响应时间要快。

共模滤波，除了CMC，有时候还会加一个共模滤波电容。这个电容接在MDI线和地之间，用来滤除高频共模噪声。但要注意，电容值不能太大，否则会把信号的高频分量旁路掉。我一般用10pF到22pF的NP0电容。

布局上，ESD保护器件要尽量靠近连接器。我习惯把TVS管放在连接器和CMC之间。这样静电进来，先被TVS管钳位，再经过CMC滤波，最后才到PHY。走线要短而粗，TVS管的接地过孔要直接打到地平面，不能绕路。

嗯，还有一个细节。MDI差分线的阻抗要控制在100Ω±10%。走线时要等长、等宽、等间距。我一般在PCB叠层设计时就定好线宽和间距，比如4层板，顶层走差分线，参考第二层的地平面，线宽0.2mm，间距0.3mm，刚好能到100Ω。

最后总结一下。电源树设计，关键是选对LDO、控制好时序和纹波。MDI接口，核心是交流耦合、共模扼流和直流偏置。ESD保护，要选低结电容的TVS，布局要靠近连接器。这三块做好了，PHY就能稳定工作。下一章，咱们讲PCB布局和布线，那才是真正见功夫的地方。