3、PFC级原理图详解：图腾柱PFC工作原理、关键节点波形分析、驱动电路设计要点
好，咱们进入第三讲。这一章是OBC电源的“心脏”部分——PFC级。说实话，图腾柱PFC这几年在OBC里用得越来越多，原因很简单：效率高、器件少。但它的驱动设计也比传统桥式PFC要讲究得多。我带大家把原理、波形、驱动这三个核心点一一拆开。
3.1 图腾柱PFC工作原理
图腾柱PFC，说白了就是两个开关管（Q1、Q2）串联在母线上，中间点接电感，再通过工频二极管（或同步整流管）整流。它的核心思想是：在交流输入的正半周和负半周，分别用不同的管子做升压。
工作模式简述：
- 正半周（Vin > 0）： Q2作为主开关管，Q1的体二极管（或并联的SiC二极管）作为续流二极管。Q2导通时，电感储能；Q2关断时，电感通过Q1的体二极管向母线电容充电。
- 负半周（Vin < 0）： Q1作为主开关管，Q2的体二极管作为续流二极管。原理对称。
嗯，这里要注意：工频桥臂（Q3、Q4）在正半周时Q4常通，Q3常断；负半周时Q3常通，Q4常断。这样就把交流输入“掰”成了两个半波，让高频桥臂（Q1、Q2）只处理高频开关动作。
关键点： 图腾柱PFC没有传统PFC的整流桥损耗。电流只经过一个开关管和一个二极管（或同步管），导通损耗大幅降低。我做过对比，在3.3kW OBC里，图腾柱比传统交错PFC效率能高0.5%~1%。
3.2 关键节点波形分析
波形是调试PFC的“眼睛”。我建议大家在示波器上重点看三个点：电感电流、开关管漏源电压（Vds）、驱动电压（Vgs）。
1. 电感电流波形
理想情况下，电感电流是连续的三角波，包络线跟随正弦输入。但实际中，你可能会看到电流在过零点附近有“畸变”。为什么会这样？因为过零点时，输入电压很低，电感储能不足，电流容易断续。我曾经在一个项目里，过零点THD飙到15%，后来发现是电感量选小了，导致轻载时进入DCM模式。
2. 开关管Vds波形
正常工作时，Vds波形应该是方波，幅值等于母线电压（比如380V）。但如果你看到Vds上有明显的“振铃”或过冲，那就要小心了。这通常是PCB布局的寄生电感引起的。我记得有一次调试，Vds尖峰冲到500V，差点把SiC管子击穿。后来在驱动回路里加了一个小电阻（10Ω），把振铃压下来了。
3. 驱动Vgs波形
驱动波形要干净，上升沿和下降沿要陡。如果Vgs波形上有“台阶”或“抖动”，说明驱动能力不足或米勒平台有问题。我一般要求Vgs的上升时间控制在20ns以内，下降时间控制在15ns以内。
个人经验： 调试时，先把母线电压降到100V左右，用调压器慢慢升压。同时用差分探头测Vds，用电流探头测电感电流。别一上来就上高压，容易炸管。
3.3 驱动电路设计要点
驱动电路是图腾柱PFC的“神经”。设计不好，轻则效率低，重则炸管子。我重点讲三个点：死区时间、米勒平台、驱动电阻选型。
3.3.1 死区时间设置
死区时间，就是Q1和Q2同时关断的那段时间。目的是防止上下管直通。死区时间太短，容易直通炸管；死区时间太长，体二极管导通损耗大，效率下降。
怎么设？
- 对于SiC MOSFET，死区时间一般设在50ns~100ns。SiC的开关速度很快，死区可以短一些。
- 对于Si MOSFET，死区时间可能需要100ns~200ns。
- 我习惯在驱动芯片的DT引脚上接一个电阻到地，通过电阻值来调节死区。比如，用10kΩ电阻对应100ns死区。
避坑指南： 我曾经在一个项目里，死区时间设了80ns，结果高温老化时连续炸了3个管子。后来发现是温度升高后，驱动芯片的传播延迟变了，导致死区实际只有40ns。所以，一定要留余量，建议在计算值基础上加20%~30%。
3.3.2 米勒平台与驱动能力
米勒平台，说白了就是Vgs上升到米勒电压（Vth）后，Vds开始下降，此时栅极电流被“分流”到漏极，导致Vgs出现一个平台。这个平台时间越长，开关损耗越大。
怎么缩短米勒平台？
- 提高驱动电流： 用驱动能力更强的芯片，比如IXDN609（9A峰值电流）。
- 降低驱动回路阻抗： 驱动电阻Rg不要太大，一般取5Ω~15Ω。
- 优化PCB布局： 驱动回路要短，寄生电感要小。
我举个例子：一个3.3kW的OBC，用C3M0065090D（SiC MOSFET），驱动电阻Rg=10Ω时，米勒平台时间约30ns；换成Rg=5Ω后，平台时间降到15ns，效率提升了0.3%。
3.3.3 驱动电阻选型
驱动电阻Rg的选择是个权衡：
- Rg太小： 开关速度快，但EMI差，容易振铃。
- Rg太大： 开关速度慢，米勒平台长，损耗大。
我的经验值：
| 器件类型 | 推荐Rg范围 | 典型值 |
|---|---|---|
| SiC MOSFET（650V/30A） | 5Ω~15Ω | 10Ω |
| Si MOSFET（600V/20A） | 10Ω~30Ω | 22Ω |
| GaN FET（650V/15A） | 2Ω~10Ω | 5Ω |
小技巧： 如果EMI超标，可以在Rg上并联一个小电容（10pF~100pF），形成RC滤波，能有效抑制高频振荡。但注意，电容太大会增加开关损耗。
3.4 实战总结
嗯，这一章内容不少。我最后总结几个要点：
- 图腾柱PFC的核心是“分时复用”——正负半周用不同的管子做开关，效率高但驱动复杂。
- 波形分析要抓重点——电感电流看畸变，Vds看过冲，Vgs看平台。
- 驱动设计要留余量——死区时间、驱动电阻、米勒平台，这三个点环环相扣。
下一章，咱们讲LLC谐振变换器的原理图设计。到时候会聊到谐振腔参数计算和变压器设计，那又是另一番天地了。