4、静电放电（ESD）防护：ESD模型、耦合路径、高压系统ESD设计要点
4.1 先聊聊ESD这事儿有多要命
做高压系统设计这些年，我最怕听到的一句话就是：“板子打静电打坏了。” 你想想看，一个产品辛辛苦苦搞了几个月，最后在ESD测试桌上挂了，那感觉真不好受。
ESD，说白了就是静电放电。我们身上带的静电，轻轻碰一下设备，可能就是几千伏甚至上万伏的电压。高压系统本身电压就高，对ESD反而更敏感？嗯，这里要注意，高压系统虽然耐压高，但它的控制电路、通讯接口往往很脆弱。我在项目中遇到过好几次，功率部分纹丝不动，但MCU或者传感器先挂了。
4.2 ESD的三种“脾气”：模型要搞懂
ESD不是一种单一的现象。搞设计之前，得先摸清它的“脾气”。业内主要有三种模型：
| 模型 | 来源 | 特点 | 典型波形 |
|---|---|---|---|
| HBM（人体模型） | 人体带电后触碰设备 | 上升时间快（~1ns），峰值电流高 | 双指数波 |
| MM（机器模型） | 机器或工具放电 | 能量更大，波形振荡明显 | 振荡衰减波 |
| CDM（充电器件模型） | 器件自身带电后对地放电 | 上升时间极快（<200ps），破坏力强 | 尖峰脉冲 |
我个人习惯，在高压系统设计时，重点看HBM和CDM。为什么？因为高压设备现场安装时，人体接触是最常见的场景。而CDM则容易在自动化生产线上出问题。
关键点：ESD的能量虽然持续时间短（纳秒级），但瞬时功率可以高达几千瓦。别小看这一下，足以击穿MOS管的栅氧化层。
4.3 耦合路径：静电是怎么“钻”进去的？
搞清楚了ESD的模型，接下来得知道它怎么进来的。我经常跟团队说：“ESD就像小偷，它总找最薄弱的环节下手。”
耦合路径主要有三种：
- 直接传导：静电直接打到金属外壳、接口端子或PCB走线上。这是最直接的路径，也是我们最容易防护的。
- 空间辐射耦合：ESD放电时会产生极强的电磁场（上升沿越陡，高频分量越丰富）。这个场会耦合到附近的走线、排线或IC引脚上。我记得有一次，一个案子怎么都过不了8kV接触放电，最后发现是排线太长，成了“天线”。
- 地弹耦合：ESD电流流入地平面，造成地电位瞬间抬升。如果不同电路共用地回路，这个“地弹”就会干扰甚至损坏敏感电路。
避坑指南：我曾经遇到一个案例，ESD测试时设备重启。查了半天，发现是静电打在外壳上，电流通过螺丝柱流到PCB的地，然后地电位波动导致复位芯片误触发。后来在螺丝柱和PCB地之间加了个磁珠，问题就解决了。
4.4 高压系统ESD设计要点：实战经验总结
好了，理论说完了，咱们来点干货。高压系统的ESD设计，我总结了五个要点：
4.4.1 分层防护，别指望一个器件搞定一切
ESD防护要像“剥洋葱”，一层一层来。最外层是机壳和屏蔽层，中间层是接口电路，最内层是敏感芯片。
- 第一层：机壳接地、屏蔽。让静电电流优先流入大地。
- 第二层：接口处加TVS管或压敏电阻。注意TVS管的响应时间要够快（<1ns）。
- 第三层：PCB内部加RC滤波或共模扼流圈，进一步吸收残余能量。
4.4.2 接地设计是灵魂
接地不好，一切白搭。高压系统里，我建议采用“单点接地”或“混合接地”策略。
- 功率地、信号地、保护地要分开走，最后在一点汇合。
- ESD泄放路径要短、粗、直。别让静电电流绕大圈。
- 机壳地和PCB地之间，可以用高压电容（如1nF/2kV）连接，提供高频泄放路径。
警告：千万别把ESD泄放路径和敏感信号走线平行走！否则静电电流会通过互感耦合到信号线上，那防护就白做了。
4.4.3 接口防护：TVS管选型有讲究
TVS管是ESD防护的主力。但选型时要注意：
| 参数 | 要求 | 说明 |
|---|---|---|
| 反向工作电压（VRWM） | ≥ 信号电压的1.2倍 | 保证正常工作时TVS不导通 |
| 钳位电压（VC） | ≤ 被保护器件的耐压 | 确保ESD时器件不被击穿 |
| 峰值脉冲功率（PPP） | 根据ESD等级选择 | 8kV接触放电一般选400W以上 |
| 结电容（Cj） | 高速信号选<5pF | 否则会影响信号完整性 |
我个人习惯，在CAN、RS485等通讯接口上，会选用双向TVS管，并且靠近连接器放置。走线长度尽量控制在5mm以内。
4.4.4 PCB布局布线：细节决定成败
布局布线这块，我踩过的坑最多。说几个关键点：
- ESD器件要靠近接口：TVS管离连接器越近越好，让静电在进入PCB内部之前就被泄放掉。
- 避免锐角走线：锐角会形成尖端放电效应。用45度或圆弧走线。
- 增加地平面：多层板设计时，尽量保证有完整的地平面。地平面能提供低阻抗泄放路径。
- 敏感信号包地：复位信号、时钟信号等，两侧加地线保护，并打上地过孔。
实战案例：有一次做变频器项目，ESD测试总是不过。后来发现是面板上的按键走线太长，而且没有包地。我重新布局，把按键走线缩短到2cm以内，并在两侧加了地线，测试一次通过。
4.4.5 软件配合：硬件不够，软件来凑
有时候硬件已经改不动了，软件也能帮上忙。比如：
- 在通讯协议中加入CRC校验，发现错误数据就丢弃或重发。
- 对关键IO口做去抖处理，避免ESD引起的误触发。
- 定期复位看门狗，防止ESD导致程序跑飞。
但记住，软件只是辅助，不能替代硬件防护。我见过太多人想靠软件“糊弄”过ESD测试，结果量产时问题频发。
4.5 总结一下
ESD防护，说白了就是“堵”和“疏”的结合。堵，是把静电挡在门外；疏，是给静电一条安全的泄放路径。高压系统因为电压高、功率大，ESD防护更要谨慎。
最后送大家一句话：ESD设计不是玄学，是科学。多测试、多总结、多积累，你也能成为高手。
个人心得：我每次做新项目，都会在原理图阶段就把ESD防护考虑进去。等板子打回来再改，成本至少翻三倍。嗯，这个教训是用钱买来的。