第2章硬件接口设计

2. 硬件接口设计：RS485收发器选型与典型电路搭建

好，咱们接着聊。上一章我们把RS485转以太网的整体架构理清了，这一章要落地了——选芯片、搭电路。说白了，就是要把485总线上的差分信号，跟咱们的MCU（或者ARM、FPGA）的UART口对接起来。

我见过不少新手，一上来就照着网上的电路图抄，结果通信距离一远就丢包，或者干脆不工作。为什么？收发器选型不对，或者电路细节没处理好。今天我就把这块掰开了讲清楚。

2.1 RS485收发器选型：MAX485 vs SP3485，到底选哪个？

市面上最常见的两款芯片，就是MAX485和SP3485。它们功能一样，都是把TTL电平转成差分信号。但细节上，差别不小。

参数	MAX485	SP3485
工作电压	5V	3.3V / 5V
最大速率	2.5 Mbps	10 Mbps
节点数	32	32
静态电流	300 μA	800 μA
工作温度	0~70°C	-40~85°C
价格（参考）	约1.5元	约2.0元

我个人习惯，如果MCU是3.3V的，首选SP3485。为什么？因为它可以直接用3.3V供电，省掉一个电平转换芯片。MAX485虽然也能用3.3V，但性能会打折扣，速率上不去。

但如果你做的是工业级产品，环境温度可能到-20°C以下，那我建议你选SP3485。它的宽温范围更靠谱。我在一个户外项目中吃过亏，用了MAX485，冬天零下十几度，通信就时断时续。后来换成SP3485，问题就解决了。

选型核心原则：

3.3V系统 → SP3485
5V系统 → MAX485 或 SP3485（5V版本）
高速通信（>1Mbps）→ SP3485
工业级温度 → SP3485
成本敏感 → MAX485

2.2 引脚功能详解：别小看这几个脚

RS485收发器，引脚不多，但每个都有讲究。咱们以SP3485为例，把8个脚挨个说一遍。

引脚号	名称	功能	注意事项
1	RO	接收器输出（TTL）	接MCU的RX引脚
2	RE	接收器使能（低有效）	低电平使能接收
3	DE	驱动器使能（高有效）	高电平使能发送
4	DI	驱动器输入（TTL）	接MCU的TX引脚
5	GND	地	必须与MCU共地
6	A	差分信号正端	接总线A线
7	B	差分信号负端	接总线B线
8	VCC	电源	3.3V或5V

这里有个关键点：RE和DE这两个使能脚。很多新手把它们分开控制，结果程序写起来很麻烦。我建议你把它们短接在一起，用一个GPIO控制。高电平发，低电平收。这样逻辑清晰，代码也好写。

我的小技巧：

RE和DE短接后，用一个GPIO控制。发送前拉高，发送完拉低。注意要留一点延时，确保最后一个字节发完再切回接收模式。我曾经因为没加这个延时，导致最后一个字节被截断，排查了半天。

2.3 典型电路搭建：照着画就能用

好了，选型定了，引脚也认识了，咱们直接上电路。下面这个电路，是我在多个项目中验证过的，稳定可靠。

// 典型RS485电路连接（以SP3485为例）
// MCU端：3.3V，UART

// 引脚连接：
// MCU_TX   → SP3485 DI (引脚4)
// MCU_RX   → SP3485 RO (引脚1)
// MCU_CTRL → SP3485 RE (引脚2) & DE (引脚3)  // 短接
// SP3485 A (引脚6) → 总线A线
// SP3485 B (引脚7) → 总线B线
// SP3485 VCC (引脚8) → 3.3V
// SP3485 GND (引脚5) → GND

// 外围元件：
// A线与B线之间：120Ω终端电阻（仅在总线两端各接一个）
// A线：上拉电阻4.7kΩ到VCC
// B线：下拉电阻4.7kΩ到GND
// VCC与GND之间：0.1μF去耦电容

这个电路里，有几个地方要特别注意。

第一，终端电阻。 120Ω的电阻，只在总线的最两端各接一个。中间节点不要接。为什么？因为485总线是差分传输，终端电阻用来匹配阻抗，防止信号反射。如果接多了，信号幅度会被拉低，通信距离就短了。

第二，上下拉电阻。 A线上拉、B线下拉，各4.7kΩ。这个电阻的作用，是在总线空闲时，让A-B之间的电压差稳定在200mV以上。这样接收器就不会误判。我见过有人不接这个电阻，结果总线空闲时乱收数据，全是乱码。

注意：

上下拉电阻的取值不是固定的。如果总线上挂的节点多，每个节点的偏置电阻会并联，总阻值会变小。这时候要适当增大电阻值，或者干脆只在主节点接上下拉。我一般习惯只在主节点接，从节点不接，这样好管理。

第三，去耦电容。 0.1μF的陶瓷电容，要尽量靠近芯片的VCC和GND引脚。这个电容的作用是滤除电源上的高频噪声。别小看它，没有这个电容，通信距离超过100米就容易出错。

2.4 避坑指南：我踩过的那些坑

做硬件设计，没有不踩坑的。我把几个常见的坑列出来，你遇到了直接对照排查。

坑一：收发切换不及时。 发送完数据后，要等最后一个字节完全发出，再切回接收模式。怎么判断？看UART的发送完成标志位。我建议加一个1字节的延时，保险。
坑二：地线没接好。 485总线是差分信号，理论上不需要共地。但实际应用中，不共地的话，共模电压会漂移，超过芯片的承受范围（通常-7V~+12V）。所以，建议在总线上加一根地线，或者用隔离模块。
坑三：终端电阻接多了。 每个节点都接120Ω，结果信号幅度被拉低到只有几百毫伏，通信距离不到10米。记住，只在两端接。
坑四：电源纹波太大。 如果电源纹波超过100mV，485通信就容易出错。特别是用开关电源供电时，一定要加LC滤波。

总结一下：

RS485收发器选型，3.3V用SP3485，5V用MAX485。电路搭建时，RE和DE短接，A线上拉、B线下拉，两端接120Ω终端电阻。去耦电容不能省。记住这几条，你的485通信基本就稳了。