第3章时钟与复位

时钟与复位：游戏机系统的“心跳”与“重启键”

各位同学，咱们今天聊点硬核的。时钟和复位，听起来像是两个不起眼的小角色，对吧？但在我眼里，它们就是整个游戏机系统的“心跳”和“重启键”。心跳乱了，游戏画面就会撕裂、卡顿；重启键失灵了，机器死机了就只能拔电源。这俩要是没设计好，你CPU再强、GPU再牛，都是白搭。

我做了这么多年嵌入式，见过太多因为时钟抖动导致花屏、因为复位毛刺导致系统启动失败的案例。说白了，这堂课就是教你怎么给游戏机装上一颗“强心脏”和一个“靠谱的开关”。

时钟源选择：晶振还是PLL？

时钟源，就是系统的心跳起搏器。常见的就两种：晶振和PLL（锁相环）。

晶振（Crystal Oscillator），这东西的好处就是稳。频率精准，相位噪声低，天生就是干这个的料。我早期做掌机的时候，主控芯片要求一个32.768kHz的实时时钟，我直接焊了个无源晶振上去，配两个22pF的电容，搞定。简单、可靠、成本低。

但晶振有个毛病——频率做不高。你想跑个几百兆赫兹？那晶振体积就大了，价格也上去了。这时候就得请出PLL（锁相环）。

PLL能把一个低频的参考时钟（比如25MHz晶振）倍频到几百甚至上千兆赫兹。游戏机里的CPU、GPU核心频率，基本都是PLL干出来的。但PLL有个天生的弱点——抖动（Jitter）。它内部那个压控振荡器（VCO）受电源噪声、温度变化影响很大，输出时钟的边沿位置会随机晃动。

我的经验之谈：

我个人习惯，对于对时序要求极严的接口（比如HDMI、MIPI DSI），尽量用晶振直接提供时钟，或者用低抖动PLL。对于核心逻辑，用PLL倍频没问题，但一定要给PLL的模拟电源做独立滤波。我在一个项目里吃过亏，PLL电源和数字电源没分开，结果游戏画面每隔几秒就闪一下，查了三天才发现是PLL抖动过大。

时钟树设计：别让时钟“跑偏”了

时钟树，说白了就是时钟信号从源头到各个模块的“高速公路”。设计不好，就会出现时钟偏斜（Skew）和信号完整性问题。

你想想看，一个200MHz的时钟，在PCB上走线，每英寸大概有170ps的延迟。如果CPU和GPU的时钟走线长度差了2英寸，那它们接收到的时钟边沿就差了340ps。对于高速同步设计来说，这340ps可能就是致命的。

我常用的设计原则有这几条：

扇出要均匀：一个时钟源驱动太多负载，信号会变形。加时钟缓冲器（Clock Buffer），做成树形结构。
走线要等长：对于同频同相的时钟，走线长度尽量一致。蛇形走线虽然丑，但有时候真管用。
包地要到位：时钟线两侧打地孔，包地处理，防止被其他信号串扰。
避免跨分割：时钟线不要跨越PCB上的电源/地平面分割区域，否则阻抗突变，反射严重。

一个小技巧：

我曾经在一个项目里，为了省事，把时钟线从DDR颗粒底下穿过去了。结果DDR的数据线切换时，时钟线上就出现毛刺。后来我把时钟线绕开，问题就解决了。记住：时钟线是“大爷”，其他信号线都得给它让路。

复位电路设计：上电复位与看门狗复位

复位，就是让系统回到一个已知的初始状态。游戏机里最常见的两种复位：上电复位和看门狗复位。

上电复位（Power-On Reset, POR），就是开机那一瞬间，电源还没稳，系统不能乱跑。需要一个复位信号把CPU、GPU、内存控制器都按住，等电源稳定了再释放。

最简单的做法，就是一个电阻加一个电容（RC复位）。但说实话，这玩意儿在工业级产品里我基本不用。为什么？因为RC复位对电源上升斜率太敏感了。电源上升慢还好，上升快的话，电容充电太快，复位脉宽不够，系统可能还没初始化完就跑了。

我建议用专用的复位芯片，比如MAX809、TPS3808之类的。它们有固定的复位阈值电压和复位延时时间，还能提供手动复位输入。我在一款街机主板上就用了一颗复位芯片，设定复位延时200ms，保证所有电源轨都稳定了才释放复位。

// 伪代码：复位芯片的典型配置
// 假设使用TPS3808，复位阈值设为2.93V，复位延时200ms
void Reset_Init(void) {
    // 配置复位芯片的CT引脚电容，决定延时时间
    // CT引脚接100nF电容，对应约200ms延时
    GPIO_Init(CT_PIN, GPIO_MODE_OUTPUT_PP);
    GPIO_WriteLow(CT_PIN);  // 拉低CT，开始计时
    // 等待200ms后，复位芯片自动释放RESET引脚
    // CPU开始从0x00000000执行
}

看门狗复位（Watchdog Reset），这玩意儿是防死机的最后一道防线。游戏机跑着跑着，如果CPU因为某种原因（比如死循环、内存访问异常）卡住了，看门狗就会在规定时间内没收到“喂狗”信号，然后强制复位整个系统。

我见过很多新手工程师，看门狗定时器设得太短，结果正常流程里稍微卡一下就被复位了。或者喂狗代码放错了位置，放在中断里，结果主循环死了，中断还在跑，看门狗永远不触发。

注意！注意！注意！

我曾经在一个项目里，把喂狗代码放在了定时器中断服务函数里。结果主程序死锁了，但定时器中断还在正常触发，看门狗一直没复位。机器就这么“假死”了，按任何键都没反应。后来我把喂狗代码移到了主循环的任务调度器里，确保只有整个系统在正常运行时才会喂狗。这才算真正防住了死机。

时钟抖动与系统稳定性

时钟抖动（Jitter），是时钟信号在时间轴上的随机偏移。它分两种：随机抖动（Random Jitter, RJ）和确定性抖动（Deterministic Jitter, DJ）。

随机抖动是热噪声引起的，服从高斯分布，没法完全消除。确定性抖动是电源噪声、串扰、PLL锁相环的杂散引起的，可以优化。

抖动对游戏机系统的影响有多大？我举个例子：

抖动类型	典型来源	对系统的影响
周期抖动（Period Jitter）	PLL VCO噪声	导致DDR读写时序裕量下降，可能丢数据
相邻周期抖动（Cycle-to-Cycle Jitter）	电源纹波	导致高速串行接口（如USB、HDMI）误码率升高
长周期抖动（Long-Term Jitter）	温度漂移、老化	导致音频采样时钟偏移，产生爆音

怎么降低抖动？我总结了几条实战经验：

电源去耦要到位：PLL和晶振的电源引脚，放0.1μF+10μF的电容组合，高频低频一起滤。
模拟地和数字地要分开：用0欧电阻或磁珠单点连接，别让数字噪声串进时钟回路。
时钟线远离开关电源：DC-DC电感的开关节点是巨大的噪声源，时钟线离它至少5mm以上。
使用展频时钟（SSC）：如果EMI过不了，可以用展频时钟，把能量分散到频域上。但注意，展频时钟本身会引入额外的抖动，对时序要求高的场合慎用。

嗯，说到展频时钟，我想起一个事儿。有一次做掌机，EMI测试超标了，我试着开了PLL的展频功能，EMI是降下来了，但屏幕开始出现微弱的横纹。后来发现是展频的调制频率和屏幕刷新率产生了差拍。最后我换了一颗低EMI的晶振，才把问题解决。所以说，任何技术都有两面性，得权衡着用。