2、低压差线性稳压器(LDO)：LDO工作原理、关键参数(压差、PSRR、噪声)、LDO选型与电路设计

各位做掌机电源的朋友，咱们接着聊。上一章讲了电源架构的整体规划，这一章咱们深入聊聊LDO。说实话，LDO这玩意儿看着简单，不就是个降压稳压嘛，但真要在掌机这种对功耗和噪声都极其敏感的场景里用好它，里面的门道可不少。

我个人习惯，在掌机里给模拟音频、RF前端或者某些对纹波特别敏感的传感器供电时，首选LDO。为什么？因为它干净、响应快。开关电源那几百kHz的开关噪声，有时候真的会要了音频的命。

2.1 LDO工作原理：说白了就是个自动调节的电阻

LDO的核心思想很简单：它内部有一个调整管（通常是PMOS或NMOS），相当于一个可变电阻。通过反馈环路，动态调整这个“电阻”的阻值，让输出电压保持稳定。

你想想看，输入电压高了，它就增大电阻，多“吃掉”一些压降；输入电压低了，它就减小电阻，少“吃掉”一些。这就是线性稳压的本质——把多余的电压以热的形式消耗掉。

我在项目中遇到过一个问题：一个同事用LDO给MCU供电，输入5V，输出3.3V，电流200mA。他抱怨芯片烫得厉害。我一算，压差1.7V，功耗就是1.7V * 0.2A = 0.34W。对于SOT-23-5封装来说，这热量根本散不出去。所以，LDO的效率其实很低，尤其是压差大的时候。

所以，在掌机这种电池供电的设备里，我们通常不会让LDO承担大电流的主供电任务，而是让它给那些“娇贵”的负载供电。

2.2 关键参数：选LDO就是看这几个数

选LDO不能只看输出电压和电流。有三个参数，我每次选型都会反复核对：压差、PSRR、噪声。

2.2.1 压差（Dropout Voltage）

压差就是LDO维持稳压所需的最小输入输出电压差。比如一个3.3V输出的LDO，压差是200mV，那么输入电压至少要3.5V才能正常工作。

这个参数在电池供电设备里特别重要。锂电池电压从4.2V降到3.0V，如果你用3.3V的LDO，电池电压低于3.5V时LDO就“掉压”了，输出会跟着下降，系统就可能复位。

我曾经吃过这个亏。一款掌机用3.7V锂电池直接给3.3V LDO供电，电池用到30%电量时，屏幕开始闪烁。查了半天，就是压差不够，LDO进入了dropout模式。后来换了一颗超低压差（50mV）的LDO才解决。

类型	典型压差	适用场景
标准LDO	300mV - 600mV	输入电压充裕的场景
低压差LDO	100mV - 300mV	电池供电设备
超低压差LDO	< 100mV	近电池电压输出的场景

2.2.2 电源抑制比（PSRR）

PSRR衡量的是LDO对输入纹波的抑制能力。单位是dB，数值越大越好。比如PSRR=60dB，意味着输入端的纹波会被衰减1000倍。

在掌机里，前级通常是DC-DC转换器，输出会有几十mV的开关纹波。如果这个纹波直接进到音频放大器，你就会听到“滋滋”的底噪。这时候就需要一个高PSRR的LDO来“过滤”掉这些噪声。

我建议，给音频供电的LDO，PSRR在1kHz处至少要60dB以上，10kHz处也要有40dB以上。为什么？因为DC-DC的开关频率通常在几百kHz到几MHz，但它的谐波会落在音频范围内。

2.2.3 输出噪声（Output Noise）

LDO本身也会产生噪声，主要来自内部基准电压源和误差放大器。这个噪声用μV_RMS表示，数值越小越好。

对于一般的数字电路，几十μV_RMS的噪声完全没问题。但对于RF锁相环（PLL）或者高精度ADC，噪声必须控制在10μV_RMS以下，否则会影响信噪比。

我记得有一次调试一个蓝牙音频模块，总是有“嘶嘶”的背景噪声。用示波器量LDO输出，发现噪声峰峰值有2mV。换了一颗超低噪声LDO（5μV_RMS），噪声立刻消失了。

2.3 LDO选型：五步法

我总结了一个LDO选型的五步法，分享给大家：

1. 确定输入输出条件： 输入电压范围、输出电压、最大负载电流。
2. 计算功耗： 确保封装能承受热损耗。一般结温不超过125°C。
3. 检查压差： 在最低输入电压下，LDO还能正常工作吗？
4. 评估噪声要求： 负载对电源噪声敏感吗？需要多高的PSRR？
5. 看静态电流： 掌机待机时，LDO的静态电流（I_q）会一直消耗电池。选I_q < 1μA的型号。

2.4 电路设计：外围元件不是随便选的

LDO的外围元件很少，通常就是输入输出电容。但这两个电容选不好，LDO可能会振荡。

2.4.1 输入电容

输入电容的作用是抑制输入端的电压突变。我一般选10μF的陶瓷电容，X5R或X7R材质，耐压是输入电压的1.5倍以上。

注意，陶瓷电容的容值会随着直流偏置电压升高而下降。一个10μF/10V的电容在5V偏压下，实际容值可能只有6μF。所以，我习惯用两颗并联：一颗10μF，一颗0.1μF的高频去耦电容。

2.4.2 输出电容

输出电容直接影响LDO的稳定性。有些LDO要求ESR（等效串联电阻）在一定范围内才能稳定。比如老式的LDO（如LM1117）要求输出电容的ESR在0.1Ω到1Ω之间，用陶瓷电容反而会振荡。

现在的LDO大多设计成对陶瓷电容稳定，但还是要看数据手册。我建议，输出电容的容值不要小于数据手册推荐值，ESR尽量低。

// 典型LDO电路示例（以XC6206P332MR为例）
// 输入：锂电池 3.7V - 4.2V
// 输出：3.3V / 150mA

// 元件清单：
// C1: 10μF 陶瓷电容 (输入)
// C2: 1μF 陶瓷电容 (输出)
// C3: 0.1μF 陶瓷电容 (高频去耦，靠近LDO引脚)

// 布局要点：
// 1. C1和C3尽量靠近VIN引脚
// 2. C2尽量靠近VOUT引脚
// 3. 地线走粗，减少回路电感

2.4.3 布局注意事项

嗯，这里要注意。LDO的布局虽然不像DC-DC那么讲究，但也不能随便放。

• 输入输出电容的地要直接回到LDO的地引脚，不要绕路。
• 反馈路径（如果有）要远离电感类元件。
• 散热焊盘要打过孔到地平面，帮助散热。

我曾经见过一个设计，LDO输出纹波很大，查了半天发现是输出电容的地线走了很长一段，引入了寄生电感。把电容移到LDO旁边，问题就解决了。

2.5 掌机中的低功耗策略

在掌机里，LDO的低功耗设计主要体现在两个方面：

第一，用使能引脚控制。 很多LDO都有EN引脚。在待机时，通过GPIO拉低EN引脚，关断LDO，可以节省几十μA的静态电流。别小看这几十μA，对于动辄待机几个月的掌机来说，积少成多。

第二，动态调整输出电压。 有些LDO支持通过外部电阻或I2C调整输出电压。在CPU低负载时，可以降低核心电压，进一步降低功耗。这个策略在高端掌机里很常见。

下一章，咱们聊聊DC-DC转换器，那才是掌机电源的主力军。到时候我会分享一些我在效率优化和EMI抑制方面的实战经验，敬请期待。