4、D类功放原理：PWM调制、半桥与全桥拓扑、死区时间与效率分析
各位同学，咱们今天聊聊D类功放的核心原理。说实话，我刚入行那会儿，总觉得D类功放很神秘——怎么开关几下就能把声音放大？后来亲手调了几个项目，才真正理解它的精髓。
D类功放，说白了就是「开关放大器」。它不像A类、AB类那样让晶体管工作在放大区，而是让管子要么全开、要么全关。你想想看，管子全开时电流大但压降小，全关时电压高但电流为零，这两种状态下损耗都极低。这就是D类功放效率能飙到90%以上的根本原因。
4.1 PWM调制：把模拟信号变成脉冲
D类功放的第一步，是把输入的模拟音频信号转成PWM（脉冲宽度调制）信号。怎么转？用一颗比较器，一端接音频信号，另一端接高频三角波或锯齿波。
当音频信号电压高于三角波时，比较器输出高电平；低于三角波时，输出低电平。音频信号的幅度变化，直接反映在脉冲宽度的变化上——信号越大，脉冲越宽。
关键参数：
- 开关频率（fsw）：通常200kHz~500kHz。太低会进入人耳可听范围，太高会增加开关损耗。
- 调制深度：最大脉冲宽度与周期之比，决定了最大输出功率。
- 死区时间：上下管切换时的安全间隔，后面会详细讲。
我在项目中遇到过一个问题：某次用300kHz的开关频率，结果输出端有可闻噪声。查了半天，发现是PCB布局导致三角波耦合到了音频输入端。嗯，这里要注意——PWM调制器的抗干扰能力，直接影响音质。
4.2 半桥与全桥拓扑：两种主流架构
PWM信号生成后，需要驱动功率级。这里有两种主流拓扑：半桥和全桥。
4.2.1 半桥拓扑
半桥结构很简单：两个MOSFET串联，上管接电源正极，下管接电源负极，中间点接负载（喇叭）的一端，另一端接地。
工作方式：
- 上管导通、下管关断：输出端接VCC，电流流向负载
- 上管关断、下管导通：输出端接地，电流反向
半桥的优点是元件少、成本低。但缺点也很明显——输出电压摆幅只有VCC的一半（因为负载一端固定接地），而且需要隔直电容。
我的经验：半桥拓扑适合低功率应用，比如便携音箱、电视内置喇叭。功率超过20W时，我建议优先考虑全桥。
4.2.2 全桥拓扑
全桥用了四个MOSFET，组成H桥结构。负载接在两个桥臂的中点之间。
工作方式：
- Q1和Q4导通，Q2和Q3关断：电流从左到右流过负载
- Q1和Q4关断，Q2和Q3导通：电流从右到左流过负载
全桥的输出电压摆幅可以达到VCC的两倍（正负VCC），而且不需要隔直电容。功率密度更高，适合大功率应用。
| 对比项 | 半桥 | 全桥 |
|---|---|---|
| MOSFET数量 | 2个 | 4个 |
| 输出电压摆幅 | VCC/2 | VCC |
| 是否需要隔直电容 | 需要 | 不需要 |
| 典型功率范围 | 1W~20W | 10W~500W+ |
| 成本 | 低 | 高 |
4.3 死区时间：一个不能忽视的细节
死区时间，是D类功放设计中「看似简单、实则致命」的参数。什么是死区时间？就是上下管切换时，故意插入的一小段「两个管子都关断」的时间。
为什么会需要死区时间？因为MOSFET的开关不是瞬间完成的。如果上管还没完全关断，下管就开始导通，就会形成「直通」——电源直接对地短路，瞬间烧毁管子。
我曾经踩过的坑：某次调试一款50W全桥功放，死区时间设了50ns，觉得够安全了。结果上电测试，效率只有82%，而且管子发热严重。用示波器一看，死区时间实际只有20ns——PCB寄生电容和驱动电阻让开关速度变慢了。后来我把死区时间调到120ns，效率升到88%，温度也降下来了。
死区时间的影响：
- 太短（< 30ns）：直通风险高，效率反而下降
- 太长（> 200ns）：输出波形失真，THD+N恶化
- 最优范围：通常50ns~150ns，具体取决于MOSFET的开关速度和驱动能力
我个人习惯的做法是：先根据MOSFET的datasheet估算一个初始值（比如100ns），然后用示波器实测上下管栅极波形，确保一个管子完全关断后另一个才开始导通。留出20%~30%的余量，既安全又不影响性能。
4.4 效率分析：从理论到实测
D类功放的效率，理论上可以接近100%。但实际中，损耗主要来自以下几个方面：
- 导通损耗：MOSFET导通时的Rds(on)产生的I²R损耗。选低Rds(on)的管子，但要注意成本。
- 开关损耗：每次开关过程中，电压和电流重叠产生的损耗。开关频率越高，损耗越大。
- 死区时间损耗：死区时间内，体二极管续流产生的压降损耗。
- 驱动损耗：驱动MOSFET栅极电容消耗的能量。
我给大家一个经验公式：
η ≈ 1 - (P_cond + P_sw + P_dead + P_drv) / P_out
其中：
P_cond = I² × Rds(on) × D（D为占空比）
P_sw = 0.5 × VCC × I × (tr + tf) × fsw
P_dead = Vf × I × t_dead × fsw × 2
P_drv = Qg × VCC × fsw举个例子：一个50W的全桥功放，VCC=24V，I=2.1A，Rds(on)=50mΩ，fsw=400kHz，tr=tf=20ns，死区时间100ns，体二极管压降0.8V。
算下来：
- 导通损耗：约0.22W
- 开关损耗：约0.4W
- 死区损耗：约0.13W
- 驱动损耗：约0.1W
- 总损耗：约0.85W
- 效率：约98.3%
当然，这是理想情况。实际中还要考虑PCB走线电阻、电感损耗、散热等因素。我实测过的50W全桥功放，效率通常在92%~95%之间。
提高效率的小技巧：
- 选用低Qg、低Rds(on)的MOSFET
- 优化栅极驱动电阻，平衡开关速度和EMI
- 死区时间不要留太多余量，够用就行
- PCB布局时，功率回路尽量短、宽
好了，这一章的内容就到这里。D类功放的原理其实不复杂，但每个细节都值得深挖。下一章咱们聊聊「输出滤波器的设计与LC参数计算」，到时候我会分享一些实测波形和调试经验。
公众号:蓝海资料掘金营，微信deep3321