4、功率放大器（PA）设计：PA分类、线性度与效率权衡、Load-pull原理、匹配网络设计
功率放大器，说白了就是射频前端里最“吃”电的模块。我做了这么多年射频，每次调试PA都像在走钢丝——既要它出力大，又怕它失真。今天咱们就把PA设计的几个核心问题掰开揉碎了讲。
4.1 PA分类：Class A/B/AB/F，你该选谁？
PA的分类，本质上是根据晶体管的导通角来划分的。导通角越大，线性度越好，但效率越低。这是个绕不开的trade-off。
- Class A：导通角360°，晶体管在整个周期内都导通。线性度最好，但效率理论最高只有50%，实际也就30%左右。我早期做基站功放时用过Class A，那散热片烫得能煎鸡蛋。
- Class B：导通角180°，只有半个周期导通。效率能到78.5%，但线性度差，有交越失真。说白了就是信号过零点时，两个管子交接不好。
- Class AB：导通角介于180°~360°之间。这是最常用的折中方案。我个人习惯把静态电流调到50~100mA左右，既能保证线性度，效率也能做到50%以上。
- Class F：通过谐波控制来提高效率。利用谐振网络让电压和电流波形在时域上错开，效率能到80%以上。嗯，这里要注意，Class F对匹配网络要求极高，稍微偏一点效率就掉下来了。
我的经验之谈：CPE这类设备，通常用Class AB。为什么？因为CPE既要传数据（需要线性度），又要省电（需要效率）。Class AB刚好卡在中间。我曾经在一个项目中试过Class F，效率确实高，但调试周期长了三倍，最后客户等不及，还是换回了AB类。
4.2 线性度与效率：鱼和熊掌怎么兼得？
线性度和效率，就像跷跷板的两头。你压下去一头，另一头就翘起来。为什么会这样？因为PA的非线性主要来自晶体管的跨导变化和寄生电容。
衡量线性度的关键指标是ACPR（邻道功率比）和EVM（误差矢量幅度）。效率则看PAE（功率附加效率）。
| 指标 | 含义 | 典型值（CPE场景） |
|---|---|---|
| ACPR | 主信道功率与邻道泄漏功率之比 | ≤ -45 dBc @ 5 MHz offset |
| EVM | 实际信号与理想信号的误差 | ≤ 3% (64QAM) |
| PAE | (输出功率-输入功率)/直流功耗 | 40%~55% |
你想想看，如果为了效率把PA推到饱和区，ACPR立马恶化。反过来，为了线性度回退功率，效率又惨不忍睹。我建议的做法是：先确定系统对EVM和ACPR的要求，再反推PA需要回退多少dB。通常CPE的PA要回退3~6dB才能满足线性度要求。
避坑指南：我曾经在一个项目中，为了省电把PA偏置调得很低，结果EVM直接飙到8%。后来发现是静态电流太小，导致信号在过零点附近严重失真。从那以后，我每次调PA都会先测一遍静态电流随温度的变化曲线。
4.3 Load-pull原理：为什么必须做负载牵引？
Load-pull，说白了就是给PA的负载阻抗画一张“地图”。你改变负载阻抗，PA的输出功率、效率、线性度都会变。这张地图能告诉你：在哪个阻抗点上，功率最大？在哪个点上，效率最高？
为什么不能直接算出来？因为晶体管的寄生参数太复杂了。你想想看，封装电感、管壳电容、键合线……这些玩意儿在高频下都会影响实际看到的阻抗。我刚开始做PA时，以为仿真结果就是最终结果，结果板子打回来一测，功率差了2dB。嗯，从那以后我再也不敢偷懒不做Load-pull了。
Load-pull的典型步骤：
- 在Smith圆图上选一个初始阻抗点（通常从数据手册的推荐值开始）。
- 用机械调谐器或有源Load-pull系统，扫描不同阻抗点。
- 记录每个点的Pout、PAE、ACPR。
- 画出等功率圆、等效率圆、等线性度圆。
- 找到三个圆的交集区域——那就是你的目标阻抗。
我的习惯：我一般会先找最大效率点，然后往最大功率点方向移动一点点。因为CPE对功耗敏感，效率优先。但也不能完全牺牲功率，否则覆盖范围不够。这个“一点点”是多少？通常是在Smith圆图上移动0.1~0.2的归一化阻抗。
4.4 匹配网络设计：从Load-pull到实际电路
拿到目标阻抗后，下一步就是设计匹配网络。匹配网络的作用，就是把50Ω的负载阻抗，变换成Load-pull找到的那个最佳阻抗。
常用的匹配网络拓扑有：
- L型：两个元件，结构简单，但带宽窄。适合窄带应用。
- π型：三个元件，带宽比L型宽，还能抑制谐波。我比较喜欢用这个。
- T型：也是三个元件，适合阻抗变换比大的场景。
设计时要注意几点：
- Q值控制：Q值越高，带宽越窄，但谐波抑制越好。CPE通常需要覆盖几十MHz带宽，Q值控制在5~10比较合适。
- 寄生参数：贴片电容有自谐振频率，电感有SRF。选元件时一定要看数据手册，别只看标称值。
- 走线影响：微带线本身也是匹配的一部分。我习惯在仿真时把PCB走线也加进去，否则实际调试时会发现匹配点偏移。
警告：匹配网络中的电容耐压值一定要留够余量。PA输出端的电压摆幅可能很大，尤其是Class F或E类，电压峰值可能是电源电压的3~4倍。我曾经见过一个同事用了0603封装的电容，结果在20W输出时直接炸裂。嗯，那场面……还是别体验了。
最后，给一个简单的匹配网络设计流程：
- 从Load-pull得到最佳阻抗Zopt = Ropt + jXopt。
- 计算需要变换的阻抗比r = 50 / Ropt。
- 根据r选择合适的拓扑（L型、π型或T型）。
- 用Smith圆图工具或公式计算元件值。
- 在ADS或HFSS中仿真，加入寄生参数和走线模型。
- 打板验证，用矢量网络分析仪实测S参数。
- 微调元件值（通常需要1~2轮迭代）。
我个人习惯在仿真时留出10%的调谐余量，比如计算出的电感是3.3nH，我会在PCB上预留一个并联电容的焊盘，方便调试时微调。你想想看，如果一次就做准，那还要我们射频工程师干嘛？
小技巧：调试PA匹配时，别只看小信号S参数。一定要在大信号下测功率和效率。小信号匹配好了，大信号下可能完全不是一回事。我通常会用功率计和频谱仪同时监测，一边调一边看Pout和ACPR的变化。
好了，PA设计这块儿就先聊到这儿。下一章咱们讲低噪声放大器（LNA），那个又是另一番天地了。