4. 有源器件噪声模型：BJT与FET的噪声等效电路模型分析
做低噪声放大器设计，说白了就是在跟器件的「底噪」较劲。你想想看，信号进来本来就不大，要是管子自己先贡献一堆噪声，那后面再怎么放大也是白搭。所以，搞懂BJT和FET内部噪声是怎么来的，是我们设计师的基本功。
我个人习惯，拿到一个新器件，第一件事就是翻它的噪声模型。不是看datasheet上那个简单的NF值，而是看它的等效电路。为什么？因为只有知道了噪声源在哪，你才能在版图和偏置上做针对性优化。
4.1 BJT的噪声等效电路模型
双极型晶体管（BJT）的噪声，主要来自三个地方：基区、集电区和基极电流的散粒噪声，还有基区电阻的热噪声。嗯，这里要注意，BJT的噪声在低频段往往比FET大，这是它的物理特性决定的。
先看一个典型的BJT噪声等效电路：
B C
o-------------------o
| |
| r_b' (热噪声) |
| +---/\/\/---+ |
| | | |
| +---C_be----+ |
| | |
| i_b^2 (散粒) g_m * v_be
| | |
| +---E-----------+
| |
o o
E E
这个图里，我标了几个关键噪声源：
- 基区电阻热噪声：
v_b^2 = 4kTr_b' Δf。这个r_b'是基区的体电阻，一般在几欧到几十欧。我在项目中遇到过，有些高速BJT的r_b'能做到5Ω以下，但代价是基区掺杂浓度高，击穿电压就低了。 - 基极电流散粒噪声：
i_b^2 = 2qI_B Δf。这个噪声跟基极偏置电流直接相关。你偏置电流越大，这个噪声就越大。所以低噪声设计时，我一般会把I_C控制在1-5mA，再大就得不偿失了。 - 集电极电流散粒噪声：
i_c^2 = 2qI_C Δf。这是BJT最主要的噪声源，跟集电极电流成正比。但有趣的是，它跟跨导g_m也有关，所以存在一个最优电流点。
关键公式：BJT的最小噪声系数可以近似为：
F_min ≈ 1 + (r_b' / R_s) + (g_m * R_s) / (2 * β)这个公式告诉我们，源阻抗R_s的选择至关重要。我一般先用这个公式估算一下，再在仿真里微调。
4.2 FET的噪声等效电路模型
场效应管（FET）的噪声机制跟BJT不太一样。FET是电压控制器件，没有基极电流，所以少了一个散粒噪声源。但FET有它自己的麻烦——闪烁噪声（1/f噪声）和沟道热噪声。
FET的噪声等效电路长这样：
G D
o-------------------o
| |
| C_gs |
| || i_d^2 (沟道热噪声)
| | |
| +---S-----------+
| |
o o
S S
FET的主要噪声源包括：
- 沟道热噪声：
i_d^2 = 4kTγg_m Δf。这里的γ是沟道噪声系数，长沟道器件γ≈2/3，短沟道器件γ会更大，有时能到2-3。我记得有一次设计一个5.8GHz的LNA，用的0.18μm CMOS工艺，仿真时发现噪声比预期高了0.5dB，后来一查就是短沟道效应导致的γ增大。 - 闪烁噪声（1/f噪声）：
i_f^2 = (K_f * I_D^a) / (f * C_ox * L^2) Δf。这个噪声在低频段是噩梦。我做射频设计时，如果工作频率低于100MHz，就不得不考虑它。好在微波频段（>1GHz），1/f噪声基本可以忽略。 - 栅极感应噪声：这个比较隐蔽，是沟道噪声通过栅极电容耦合过去的。在高频段，它会显著增加输入端的等效噪声。
我的经验：FET的噪声性能跟偏置电压V_gs关系很大。我习惯先扫一下V_gs从0到V_th+0.5V的NF曲线，找到那个「噪声谷底」。一般来说，最佳噪声点跟最佳增益点不重合，需要做权衡。
4.3 BJT vs FET：噪声性能对比
很多初学者会问：到底用BJT还是FET做LNA？我的回答是：看频率和阻抗。
| 参数 | BJT | FET |
|---|---|---|
| 主要噪声源 | 散粒噪声 + 热噪声 | 沟道热噪声 + 1/f噪声 |
| 最佳源阻抗 | 较低（50-200Ω） | 较高（200-2kΩ） |
| 1/f噪声拐点频率 | 几kHz ~ 几十kHz | 几百kHz ~ 几MHz |
| 高频噪声性能 | 优秀（f_T高） | 良好（但短沟道退化明显） |
| 线性度 | 较差（指数特性） | 较好（平方律特性） |
从这张表能看出来，BJT在低源阻抗、高频段有优势；FET在高源阻抗、低功耗场景更合适。我曾经在一个2.4GHz的接收机前端做过对比，同样的偏置功耗下，BJT的NF能做到0.8dB，而FET只能做到1.2dB。但FET的IP3比BJT高了5dBm。
4.4 噪声模型的实际应用
光有模型还不够，关键是怎么用。我分享几个实战技巧：
- 提取模型参数：拿到厂家的PDK后，别急着跑仿真。先看看模型文件里有没有包含噪声参数。有些廉价工艺的PDK，噪声模型是简化的，仿真结果会偏乐观。我吃过这个亏，后来学乖了，每次都会用测试数据反推模型参数。
- 噪声匹配 vs 功率匹配：这是LNA设计的核心矛盾。噪声匹配追求的是最小NF，功率匹配追求的是最大增益。两者通常不重合。我的做法是：先做噪声匹配，然后加一级共源共栅结构来提升增益。
- 温度效应：BJT的噪声对温度很敏感。我记得有一次做卫星通信的LNA，常温下NF=1.2dB，到了-40°C变成了0.9dB，到了+85°C变成了1.8dB。所以设计时一定要留温度裕量。
避坑指南：我曾经在一个项目中，为了追求极致的NF，把BJT的偏置电流调到了10mA。结果NF确实降了0.1dB，但功耗翻了一倍，而且线性度严重恶化。后来我意识到，NF的改善是有边际效应的。一般来说，当I_C超过5mA后，NF的改善就微乎其微了。别为了那0.05dB的NF提升，牺牲了其他指标。
4.5 噪声参数提取与仿真验证
最后，说说怎么验证你的噪声模型对不对。我一般用两步法：
第一步：理论计算
用前面讲的公式，估算出F_min和最佳源阻抗Γ_opt。然后跟datasheet上的典型值对比。如果偏差超过20%，就要怀疑模型或者偏置条件了。
第二步：仿真验证
在ADS或Cadence里搭一个简单的测试电路：
// 噪声仿真设置示例（ADS）
NoiseTest_Netlist:
PORT:P1 port=1 Z=50 Ohm
RES:R1 R=50 Ohm
BJT:Q1 model=my_BJT_model Area=1
V_DC:Vce Vce=3V
I_DC:Ib Ib=10uA
PORT:P2 port=2 Z=50 Ohm
NoiseSim:SP
Start=1GHz
Stop=10GHz
Step=100MHz
NoiseNode="P2"
NoisePort="P1"
跑完仿真后，看NFmin和S_opt。如果跟理论值吻合，说明模型没问题。如果不吻合，检查一下是不是偏置点设错了，或者模型文件没加载对。
小技巧：在仿真时，我习惯把器件的所有寄生参数都打开，包括衬底电阻、栅极电阻、源极电感等。这些寄生参数在高频下对噪声的影响很大。有时候NF差了0.3dB，就是因为忘了加源极退化电感。
好了，关于BJT和FET的噪声模型，我就讲这么多。记住一句话：噪声模型是LNA设计的「地图」，地图画错了，后面再怎么努力也是白费。下一章，我们会把这些模型用到实际的LNA拓扑结构中，看看怎么一步步把NF压到最低。