第10章：射频芯片的电源管理与去耦设计
做射频系统集成，很多人只盯着LNA、PA这些大器件，却忽略了电源。我见过太多项目，芯片选型没问题，链路预算也OK，结果一上电就自激，或者灵敏度死活上不去。查到最后，都是电源惹的祸。
说白了，射频芯片对电源的敏感度远超你的想象。一个干净的电源，是射频性能的基石。今天我们就聊聊这个容易被忽视，但极其关键的环节。
10.1 为什么射频芯片需要“干净”的电源？
你想想看，射频芯片内部处理的都是微伏甚至纳伏级别的信号。如果电源上叠加了纹波或噪声，这些干扰会直接调制到射频载波上。结果是什么？
- 相位噪声恶化：VCO和PLL对电源噪声极其敏感。我在项目中遇到过，一个VCO的相位噪声在10kHz偏移处差了10dB，最后发现是DC-DC的开关噪声串了进来。
- 接收机灵敏度下降：LNA的电源噪声会抬高底噪，直接吃掉你的信噪比。
- 发射机EVM变差：PA的电源电压波动会导致AM-PM失真，调制精度大打折扣。
核心原则：射频芯片的电源阻抗，在整个工作频段内都要足够低。不是只在直流处低，而是在你的射频频率、以及可能的低频噪声频率上，都要低。
10.2 电源管理架构的选择
常见的电源方案有三种：LDO、DC-DC、以及混合方案。我个人的习惯是，能不用DC-DC直接给射频供电，就尽量不用。
| 方案 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| LDO | 噪声极低，纹波抑制好 | 效率低，发热大 | VCO、PLL、LNA等敏感电路 |
| DC-DC | 效率高，适合大电流 | 开关噪声大，纹波高 | PA供电、数字电路供电 |
| LDO+DC-DC | 兼顾效率与噪声 | 成本高，面积大 | 高性能收发机系统 |
我的建议：对于VCO和PLL的供电，老老实实用LDO。对于PA，如果电流太大，可以用DC-DC，但后面必须加一级LC滤波或者Pi型滤波。我曾经在一个5G小站项目中，为了省成本，直接用DC-DC给PA供电，结果EVM指标怎么都调不过，最后加了一级LDO才解决。
10.3 去耦电容的选型与布局
去耦电容不是随便放几个就完事的。这里面有门道。
10.3.1 电容的自谐振频率
每个电容都有自谐振频率。低于这个频率，它表现为电容；高于这个频率，它就变成电感了。你想想看，如果你用100nF的电容去滤除2.4GHz的噪声，它其实已经是个电感了，根本没用。
// 典型电容的自谐振频率（近似值）
// 0402封装
1pF -> 约 2.5 GHz
10pF -> 约 800 MHz
100pF -> 约 250 MHz
1nF -> 约 80 MHz
10nF -> 约 25 MHz
100nF -> 约 8 MHz
1uF -> 约 2.5 MHz
10uF -> 约 800 kHz
实用技巧：在射频芯片的电源引脚，我通常并联三个电容：一个100pF（滤高频）、一个10nF（滤中频）、一个1uF（滤低频）。三个电容的布局要尽量靠近引脚，走线要短。嗯，这里要注意，小电容要离引脚最近，大电容可以稍远一点。
10.3.2 布局的“黄金法则”
去耦电容的布局，我总结了一个“黄金法则”：
- 最短路径：电容到芯片电源引脚的距离，不要超过2mm。走线越短，寄生电感越小。
- 地回路：电容的地端要直接打过孔到地平面，不要绕路。我见过有人把电容的地端走很长线再接地，结果等于白放。
- 多个过孔：对于大电流的电源，比如PA的供电，建议用多个过孔并联，降低电感。
避坑指南：我曾经在一个毫米波项目中，芯片的电源去耦电容放在了PCB的背面，通过过孔连接。结果发现，过孔的寄生电感在30GHz处形成了谐振，导致电源阻抗飙升。后来我把电容全部移到正面，紧贴芯片，问题才解决。所以，高频设计，电容一定要放在同一层，且紧挨芯片。
10.4 电源滤波器的设计
除了去耦电容，有时候还需要专门的电源滤波器。特别是当你的系统里有DC-DC时，它的开关频率（通常几百kHz到几MHz）会产生很强的谐波。
10.4.1 Pi型滤波器
Pi型滤波器是最常用的结构：一个电容-电感-一个电容。它的插入损耗高，对低频噪声抑制效果好。
// Pi型滤波器设计示例（抑制DC-DC的2MHz开关噪声）
// 目标：在2MHz处提供40dB衰减
// 选择：L=10uH, C1=10uF, C2=10uF
// 注意：电感的自谐振频率要远高于2MHz，否则会失效
10.4.2 铁氧体磁珠
对于高频噪声（几十MHz以上），铁氧体磁珠比电感更有效。它在高频时呈现电阻特性，能直接消耗噪声能量。
选型要点：
- 看阻抗-频率曲线：在你要抑制的频率点，阻抗要足够高（通常>100Ω）。
- 看额定电流：不能超过磁珠的额定电流，否则会饱和，失去作用。
- 看直流电阻：对于PA供电，直流电阻要小，否则压降太大。
个人经验：我习惯在每一级射频芯片的电源入口，都放一个磁珠+两个电容（10nF+100pF）的组合。这个组合成本低，效果好，能覆盖从几MHz到几GHz的噪声。当然，对于VCO这种极端敏感的，我会再加一级LDO。
10.5 电源完整性仿真
别光靠经验，仿真一下心里更有底。对于复杂的射频系统，我建议做一下电源完整性（PI）仿真。
仿真主要看两点：
- 电源阻抗：在芯片工作频段内，电源阻抗要低于目标值（通常<1Ω）。
- 谐振点：检查电源分配网络有没有谐振峰。如果有，要调整电容值或位置来避开。
常用的仿真工具有ADS的PIPro、Ansys SIwave等。我个人习惯先用ADS做快速评估，再用SIwave做精细仿真。
10.6 实际案例：一个2.4GHz收发机的电源设计
最后，分享一个我实际做过的案例。一个2.4GHz的WiFi收发机，包含LNA、Mixer、VCO、PLL和PA。
电源分配方案：
- VCO/PLL：单独一路LDO（噪声<10nV/√Hz），输出1.8V。去耦电容：100pF+10nF+1uF，紧贴芯片。
- LNA/Mixer：共用一路LDO，输出1.8V。去耦电容：100pF+10nF，布局在芯片两侧。
- PA：DC-DC（3.3V转2.5V）+ Pi型滤波器（10uH+10uF+10uF）+ 磁珠（100Ω@100MHz）+ 100pF电容。注意，PA的电源走线要宽，至少2mm。
这个方案做出来后，整机测试，VCO的相位噪声在100kHz偏移处达到了-110dBc/Hz，接收灵敏度达到了-95dBm。嗯，效果还不错。
最后提醒：电源设计没有一劳永逸的方案。每个芯片的datasheet里都会有电源去耦的推荐电路，一定要仔细看。我见过有人不看datasheet，自己瞎猜电容值，结果翻车的。记住，datasheet是圣经，先照着做，再根据实测调整。