第2章:射频链路预算——发射功率、接收灵敏度、噪声系数、链路预算计算实例
各位同学,欢迎来到第二章。
上一章我们聊了小基站的整体架构。今天,咱们来啃一块硬骨头——链路预算。
说实话,我刚入行那会儿,觉得链路预算就是加减乘除,没什么技术含量。直到有一次,我设计的一款小基站,明明发射功率够大,灵敏度也达标,但拉到外场一测,覆盖就是差那么几米。排查了三天,最后发现是链路预算里漏算了一个插损。嗯,从那以后,我再也不敢小看这张“加减乘除”的表格了。
2.1 发射功率:不是越大越好
发射功率,说白了就是基站能“喊”多大声。但这里有个误区——很多人觉得功率越大越好。其实不然。
在小基站里,我们通常用dBm来表示功率。0 dBm对应1毫瓦。每增加3 dB,功率翻一倍。
举个例子:
- 23 dBm ≈ 200 mW(典型小基站单通道功率)
- 30 dBm ≈ 1 W(宏基站单通道功率)
- 43 dBm ≈ 20 W(宏基站大功率场景)
我个人习惯,小基站发射功率一般定在24 dBm左右。为什么?因为再往上,功放(PA)的线性度会变差,邻道泄漏比(ACLR)就压不住了。我在项目中遇到过,有个客户非要提到26 dBm,结果ACLR超标,整机认证没过,最后还是降回来了。
关键公式:
发射功率(dBm)= PA输出功率(dBm)- 后端插损(dB)
后端插损包括:合路器、滤波器、天线开关、PCB走线等。
2.2 接收灵敏度:你能听到多小的声音
接收灵敏度,就是基站能“听”到的最小信号。这个指标直接决定了覆盖距离。
灵敏度的计算公式很简单:
灵敏度(dBm)= -174 + 10log10(BW) + NF + SNR_min
其中:
- -174:热噪声功率谱密度(dBm/Hz),这是物理极限
- BW:信号带宽(Hz)。比如20 MHz的LTE,就是20×10⁶ Hz
- NF:接收机噪声系数(dB)
- SNR_min:解调所需最小信噪比(dB),取决于调制方式
举个例子,5G NR 100 MHz带宽,QPSK调制:
灵敏度 = -174 + 10log10(100e6) + 5 + 1
= -174 + 80 + 5 + 1
= -88 dBm
你想想看,-88 dBm是什么概念?相当于1.26皮瓦。嗯,就是万亿分之一瓦。射频前端能做到这么灵敏,其实挺神奇的。
避坑指南:
我曾经犯过一个错误——直接用芯片手册上的NF值算灵敏度。结果实际测试差了3 dB。后来发现,手册上的NF是“裸片”值,没算前端滤波器、开关、PCB走线的插损。这些加起来,轻松吃掉2-3 dB的灵敏度。
2.3 噪声系数:系统的“底噪放大器”
噪声系数(NF),衡量的是信号经过系统后,信噪比恶化了多少。NF越小越好。
对于级联系统,有一个经典公式——弗里斯公式:
NF_total = NF1 + (NF2 - 1)/G1 + (NF3 - 1)/(G1·G2) + ...
注意,这里的NF和G都是线性值,不是dB。
这个公式告诉我们一个道理:第一级决定了系统的噪声系数。所以LNA(低噪声放大器)一定要放在最前面,而且增益要够大。
我在设计一款小基站时,LNA后面跟了一个SAW滤波器,插损2 dB。按弗里斯公式算下来,系统NF只比LNA的NF多了0.3 dB。但如果把滤波器放在LNA前面,系统NF直接变成2.3 dB,差了将近2 dB。这就是为什么接收链路的第一级器件,一定要选低插损的。
注意:
弗里斯公式成立的前提是各级之间阻抗匹配。如果失配,会有额外的噪声贡献。我见过有人直接用芯片手册的NF值级联计算,结果和实测差了1 dB以上,就是因为没考虑匹配网络的插损。
2.4 链路预算计算实例
好了,理论讲完了,咱们来算一个实际的例子。
假设我们要设计一个5G小基站,工作频段3.5 GHz,带宽100 MHz。发射功率目标24 dBm,接收灵敏度目标-90 dBm(QPSK)。
2.4.1 发射链路预算
| 器件 | 增益/插损(dB) | 输出功率(dBm) |
|---|---|---|
| PA输出 | +28 | 28 |
| 合路器 | -0.5 | 27.5 |
| 带通滤波器 | -1.5 | 26 |
| 天线开关 | -0.5 | 25.5 |
| PCB走线 | -0.5 | 25 |
| 天线口 | - | 25 dBm |
嗯,这里要注意,我们目标24 dBm,实际算出来25 dBm。多出来的1 dB,可以留作余量,或者通过调整PA的偏置来降低。
2.4.2 接收链路预算
| 器件 | 增益/插损(dB) | NF(dB) |
|---|---|---|
| 天线口 | 0 | - |
| 天线开关 | -0.5 | 0.5 |
| 带通滤波器 | -1.5 | 1.5 |
| LNA | +20 | 1.0 |
| 混频器 | -6 | 6 |
| ADC驱动 | +10 | 5 |
用弗里斯公式算系统NF:
先把dB转线性:
NF1 = 10^(0.5/10) = 1.12, G1 = 10^(-0.5/10) = 0.89
NF2 = 10^(1.5/10) = 1.41, G2 = 10^(-1.5/10) = 0.71
NF3 = 10^(1.0/10) = 1.26, G3 = 10^(20/10) = 100
NF4 = 10^(6/10) = 3.98, G4 = 10^(-6/10) = 0.25
NF5 = 10^(5/10) = 3.16
NF_total = 1.12 + (1.41-1)/0.89 + (1.26-1)/(0.89*0.71) + (3.98-1)/(0.89*0.71*100) + (3.16-1)/(0.89*0.71*100*0.25)
= 1.12 + 0.46 + 0.41 + 0.03 + 0.12
= 2.14
转回dB:NF_total = 10*log10(2.14) = 3.3 dB
算出来系统NF是3.3 dB。代入灵敏度公式:
灵敏度 = -174 + 10log10(100e6) + 3.3 + 1
= -174 + 80 + 3.3 + 1
= -89.7 dBm
嗯,离目标-90 dBm差了0.3 dB。怎么办?
我个人习惯,会先看看能不能优化前端滤波器的插损。比如换一个1.2 dB插损的滤波器,系统NF就能降到3.0 dB,灵敏度变成-90 dBm,刚好达标。
总结一下链路预算的要点:
- 发射链路:关注PA输出功率和后端插损的平衡
- 接收链路:第一级器件的NF和增益决定了系统NF
- 留余量:实际设计时,建议留1-2 dB的余量
- 验证:仿真做完一定要实测,理论和实际总有差距
好了,这一章的内容就到这里。链路预算看起来简单,但真正做好,需要大量的经验积累。我做了十年射频,每次做新项目,还是会老老实实把链路预算表拉一遍。因为我知道,这张表里藏着的,是整个系统的性能天花板。
下一章,咱们聊聊功放的设计与线性化技术。到时候见。