第2章功耗基础理论

第二讲：功耗基础理论——功耗的物理本质

各位同学，咱们今天聊聊功耗的物理本质。说实话，功耗这东西，我做了十几年嵌入式，真正把它吃透还是在做医疗设备那会儿。你想想看，一个心脏起搏器，电池就那么一丁点大，功耗算不准，病人可能就得提前挨刀换电池。所以，这一讲咱们把功耗的根儿刨清楚。

芯片功耗，说白了就三块：动态功耗、静态功耗、短路功耗。我习惯把它们比作一个家庭的电费——动态功耗是空调冰箱这些大件，静态功耗是待机的小夜灯，短路功耗嘛，就像偶尔短路跳闸那一下。

动态功耗是芯片工作时最主要的功耗来源。它发生在门电路翻转的时候——也就是信号从0变1，或者从1变0。为什么会耗电？因为你要给负载电容充电啊。

我在项目中遇到过一件事：有个同事设计的心电监护仪，采样率提了一倍，结果电池续航直接砍半。他死活想不通，跑来问我。我一算，动态功耗跟频率是线性关系，频率翻倍，功耗自然翻倍。嗯，这就是动态功耗的威力。

动态功耗计算公式：

P_dynamic = α × C_load × Vdd² × f

其中：

注意看这个公式，Vdd是平方关系。这意味着什么？电压降一点点，功耗就能省一大截。我做过一个血糖仪项目，把电压从3.3V降到1.8V，动态功耗直接降了70%。当然，降电压不是随便降的，你得保证电路还能正常工作。

静态功耗，也叫漏电流功耗。芯片不干活的时候，它也在偷偷耗电。这就像你家路由器，晚上没人用，但它还在跑。

静态功耗的物理本质是晶体管的漏电流。主要有三种：

避坑指南：我曾经在一个可穿戴设备项目里，静态功耗占了总功耗的40%。查了半天，发现是某个IO口没配置成高阻态，一直有漏电流。所以，不用的引脚一定要处理好，不然静态功耗会悄悄吃掉你的电池。

静态功耗的公式相对简单：

P_static = I_leakage × Vdd

I_leakage就是各种漏电流的总和。温度每升高10°C，漏电流差不多翻一倍。所以医疗设备如果用在体温监测或者环境温度高的场景，静态功耗会显著增加。

短路功耗，也叫直通功耗。发生在CMOS门电路翻转的瞬间——PMOS和NMOS同时导通的那一刹那，电源到地直接短路，电流哗地一下流过去。

这个功耗占比通常不大，大概占总功耗的10%~20%。但在高频设计中，翻转次数多了，短路功耗也会变得可观。我见过一个高速ADC的设计，短路功耗占了将近30%，因为它的内部逻辑翻转频率太高了。

注意：短路功耗跟输入信号的上升/下降时间关系很大。信号边沿越陡，短路时间越短，短路功耗越小。所以，设计时钟树的时候，保证信号边沿陡峭，不仅能提高时序裕量，还能省电。

工艺节点，就是芯片制造的特征尺寸，比如180nm、90nm、28nm、7nm这些。工艺越先进，特征尺寸越小，对功耗的影响也越复杂。

工艺节点	动态功耗变化	静态功耗变化	典型应用
180nm	较高（Vdd=1.8V）	较低（漏电流小）	工业控制、简单医疗设备
90nm	中等（Vdd=1.2V）	开始上升	消费电子、便携医疗
28nm	较低（Vdd=0.9V）	显著增加	高性能医疗影像、AI芯片
7nm	很低（Vdd=0.7V）	很高（漏电流主导）	旗舰手机、高端医疗设备

从表格能看出来，工艺越先进，动态功耗因为电压降低而减小，但静态功耗却因为漏电流增大而飙升。为什么会这样？因为晶体管尺寸小了，栅氧化层更薄，沟道更短，电子更容易漏过去。

我个人的经验是：做医疗嵌入式设计，别盲目追求先进工艺。比如做体温计、血压计这类低功耗设备，180nm或者130nm工艺反而更合适。静态功耗低，待机时间长。但如果你做的是CT或者超声影像处理，需要高性能，那28nm甚至更先进的工艺才值得考虑。

工艺节点选择的黄金法则：

总功耗就是三部分加起来：

P_total = P_dynamic + P_static + P_short

但在实际项目中，我很少去精确计算每一项。我更关注的是：

举个例子，我做过一个便携式心电图机。正常工作功耗是50mW，待机功耗只有5μW。但每次从待机唤醒，会有大约100μs的短路功耗尖峰，峰值达到200mW。虽然时间短，但如果唤醒频率高，这个尖峰也会影响整体续航。

我的设计习惯：在项目初期，我会先估算动态功耗和静态功耗的比例。如果静态功耗占比超过20%，我就会重点优化漏电流——比如用多阈值电压库、加电源门控、或者选更合适的工艺。如果动态功耗是主要矛盾，那就从降低电压和频率入手。

好了，这一讲的内容就到这里。功耗的物理本质，说白了就是电荷的移动和泄漏。你理解了这三部分功耗的来源和公式，后面讲低功耗设计技巧的时候，就能明白为什么有些方法有效，有些方法只是纸上谈兵。下一讲，咱们聊聊低功耗设计的系统级策略。