第四章 抗混叠滤波：采样定理回顾、一阶/二阶低通滤波器设计、截止频率计算
各位工程师朋友，欢迎来到第四章。这一章我们聊聊抗混叠滤波。说实话，这是除颤仪信号链里最容易被忽视、但一旦出问题就让你抓狂的环节。我当年第一次做ECG采集板时，就吃过这个亏——采样率设得挺高，结果波形里全是莫名其妙的毛刺，折腾了两天才发现是抗混叠没做好。
4.1 采样定理回顾：为什么需要抗混叠？
先简单回顾一下奈奎斯特采样定理。这个定理说：采样频率必须大于信号最高频率的两倍，才能无失真地重建原始信号。用公式表达就是：
f_s > 2 × f_max
其中f_s是采样率，f_max是信号中的最高频率分量。
那问题来了——ECG信号的主要能量集中在0.05Hz到100Hz之间，按理说用200Hz采样就够了。但现实世界没那么干净。你想想看，除颤仪工作的环境里，有50Hz工频干扰、肌肉电噪声、甚至射频干扰。这些高频成分一旦进入采样器，就会发生混叠——高频信号伪装成低频信号，混进你的ECG波形里。
混叠的后果： 你看到的不是真实的ECG，而是被高频噪声“污染”后的假波形。这在临床上是致命的——可能误判心律，导致错误的除颤决策。
所以，抗混叠滤波器的任务很明确：在采样之前，把高于f_s/2的频率成分统统滤掉。说白了，就是给信号“打扫卫生”，只留下我们关心的频段。
4.2 一阶低通滤波器设计
一阶低通滤波器是最简单的抗混叠方案。它的传递函数是：
H(s) = 1 / (1 + s/ω_c)
其中ω_c = 2πf_c，f_c就是截止频率。
对于一阶RC低通滤波器，截止频率的计算公式是：
f_c = 1 / (2πRC)
举个例子。假设我们想把截止频率设在40Hz，那么：
f_c = 40 Hz
取 R = 10 kΩ
则 C = 1 / (2π × 10k × 40) ≈ 0.398 μF
实际取标称值 0.47 μF
实际截止频率 f_c = 1 / (2π × 10k × 0.47μ) ≈ 33.9 Hz我的经验： 实际选型时，电阻电容都有误差。我一般会留20%的余量，然后通过仿真验证。另外，陶瓷电容的容值会随电压变化，这点在低功耗设计中要特别注意。
一阶滤波器的优点是简单、稳定、功耗低。但缺点也很明显——滚降特性只有-20dB/十倍频。什么意思呢？就是频率每增加10倍，衰减只增加20dB。对于抑制高频混叠来说，这个衰减速度有点慢。
4.3 二阶低通滤波器设计
当一阶滤波器不够用时，就该上二阶了。二阶低通滤波器的滚降特性是-40dB/十倍频，抑制效果明显更好。
最常用的二阶结构是Sallen-Key拓扑。它的传递函数是：
H(s) = 1 / (1 + s·(R1C1 + R2C2) + s²·R1R2C1C2)
对于等值电阻电容的设计（R1 = R2 = R，C1 = C2 = C），截止频率为：
f_c = 1 / (2πRC)
品质因数Q = 0.5，这是最平坦的巴特沃斯响应。
来看一个实际设计案例。我们要设计一个截止频率为100Hz的二阶低通滤波器：
取 R = 10 kΩ
则 C = 1 / (2π × 10k × 100) ≈ 0.159 μF
取标称值 0.15 μF
实际截止频率 f_c = 1 / (2π × 10k × 0.15μ) ≈ 106.1 Hz注意： 运放的选择很关键。我曾在项目里用过一款低功耗运放，结果在100Hz附近出现了相位反转——滤波器变成了振荡器。后来换成单位增益稳定的运放才解决问题。所以，选运放时一定要看它的增益带宽积和相位裕度。
4.4 截止频率计算与选择策略
截止频率怎么选？这取决于你的采样率和信号带宽。我一般遵循以下原则：
| 采样率 (Hz) | 信号带宽 (Hz) | 推荐截止频率 (Hz) | 滤波器阶数 |
|---|---|---|---|
| 250 | 0.05 - 100 | 40 - 60 | 二阶 |
| 500 | 0.05 - 150 | 80 - 120 | 二阶 |
| 1000 | 0.05 - 250 | 150 - 200 | 一阶或二阶 |
为什么截止频率要留余量？因为滤波器不是理想砖墙。实际滤波器的过渡带是渐变的。如果截止频率设得太靠近信号带宽，会衰减有用信号。设得太高，又无法有效抑制混叠。
我的经验法则： 截止频率取信号最高频率的1.5到2倍。比如ECG信号最高100Hz，截止频率设在150-200Hz。这样既保护了有用信号，又能有效抑制高于采样率一半的频率成分。
4.5 实战中的避坑指南
最后分享几个我踩过的坑：
- 电容类型选择： 我曾经用X7R陶瓷电容做滤波器，结果温度一变化，截止频率漂了20%。后来换成C0G/NP0电容才稳定。对于精密滤波，C0G是首选。
- PCB布局： 滤波器的输入输出要远离数字信号线。我有一次把滤波器放在ADC旁边，结果数字噪声通过空间耦合进来，抗混叠滤波器白做了。
- 多级级联： 如果一阶不够，二阶也不够，可以考虑三阶或四阶。但要注意，每增加一阶，相位延迟就增加90度。对于ECG信号，过大的相位延迟会影响波形形态。
- 测试验证： 设计完成后，一定要用扫频信号测试幅频响应。我习惯用信号发生器输出正弦波，从10Hz扫到1kHz，记录输出幅度，画出波特图。这样能直观看到滤波器的实际性能。
好了，这一章就到这里。抗混叠滤波看似简单，但细节决定成败。下一章我们聊聊ADC采样与数据转换，到时候会用到今天设计的滤波器。记住，好的信号链，从抗混叠开始。