第4章环路滤波器（LF）设计

4、环路滤波器（LF）设计：无源比例积分滤波器、有源滤波器、三阶环路滤波器的传递函数、相位裕度与环路带宽的工程折中

环路滤波器，简称LF，是锁相环的“大脑”。

鉴相器输出的是高频噪声和直流误差的混合体。环路滤波器要做的，就是把高频成分滤掉，只留下干净的直流控制信号去压控振荡器。说白了，它决定了整个环路的动态响应和稳定性。

我个人习惯把环路滤波器设计看作是锁相环设计中最“艺术”的部分。因为数学公式是死的，但工程折中是活的。你想想看，同样的指标，不同工程师做出来的环路滤波器可能完全不同。

先聊最简单的——无源比例积分滤波器。它由一个电阻和一个电容串联，再并联一个电阻构成。结构简单，成本低，噪声性能也不错。

传递函数长这样：

F(s) = (1 + sτ₂) / (1 + s(τ₁ + τ₂))

其中 τ₁ = R₁C，τ₂ = R₂C。

这里有个坑。我曾经在项目里直接用这个公式算出来的参数，结果环路锁不住。后来发现，无源滤波器的直流增益只有1，也就是说它对直流误差没有放大作用。这意味着什么？意味着环路的稳态相位误差会比较大。

注意： 无源比例积分滤波器的直流增益为1，无法消除稳态相位误差。如果系统对相位精度要求高，建议考虑有源方案。

那什么时候用无源？我个人经验是：当VCO的调谐灵敏度足够高，或者系统对相位噪声要求极其苛刻时，无源滤波器是首选。因为它没有运放引入的额外噪声。

有源滤波器，说白了就是在无源基础上加了个运放。好处是能提供增益，坏处是引入了运放的噪声和失调。

最常见的是有源比例积分滤波器，传递函数为：

F(s) = (1 + sτ₂) / (sτ₁)

注意看，分母多了一个s。这意味着什么？意味着它有一个理想积分器。直流增益理论上无穷大，稳态相位误差可以做到零。

嗯，这里要注意。理想积分器在实际中是不存在的。运放的开环增益有限，电容也有漏电流。我遇到过一位同事，他设计时用了理想模型，结果实测时发现低频增益不够，环路锁相范围变窄了。后来我们换用了高增益运放才解决。

经验之谈： 选择运放时，建议关注三点：增益带宽积（GBW）至少是环路带宽的10倍以上；输入偏置电流要小，否则会引入额外的直流失调；噪声电压密度要低，尤其是1/f噪声拐点频率。

二阶环路够用吗？很多时候不够。尤其是当参考频率比较低，或者需要抑制带外杂散时，三阶环路滤波器就派上用场了。

三阶环路滤波器，其实就是在二阶基础上再加一个RC低通节。传递函数变成：

F(s) = (1 + sτ₂) / [sτ₁ · (1 + sτ₃) · (1 + sτ₄)]

τ₃和τ₄就是额外引入的时间常数。它们的作用是进一步衰减高频噪声。

但代价是什么？相位裕度会下降。你想想看，每增加一个极点，相位就多滞后90度。环路稳定性就变差了。

我记得有一次做航空电台的频率合成器，要求杂散抑制做到-80dBc以下。二阶环路死活做不到，只能上三阶。但三阶环路调起来真的很痛苦，相位裕度稍微不够，锁定时间就变得很长，甚至出现失锁。

  核心结论： 三阶环路滤波器适用于对杂散抑制要求极高的场景，但设计复杂度显著增加，相位裕度需要留足余量。

这是环路滤波器设计的核心问题。相位裕度和环路带宽，就像跷跷板的两头，压了一头另一头就翘起来。

环路带宽越宽，锁定速度越快，但带内噪声抑制能力变差，而且容易受到参考杂散的影响。环路带宽越窄，带内噪声抑制好，但锁定时间变长，而且VCO的近端相位噪声可能无法被有效抑制。

相位裕度呢？一般建议在45度到60度之间。低于45度，环路容易振荡；高于60度，环路响应太慢，像个“懒汉”。

我个人的设计习惯是这样的：

这里有一个工程经验公式，我用了很多年：

ωₙ ≈ 4 / (t_lock · ζ)

其中ωₙ是自然角频率，t_lock是锁定时间，ζ是阻尼系数（ζ = 0.5 · tan(相位裕度)）。

举个例子。假设要求锁定时间1ms，相位裕度取50度（ζ≈0.6），那么ωₙ ≈ 4 / (0.001 · 0.6) ≈ 6667 rad/s，换算成频率约1061Hz。这就是环路带宽的初步估计值。

避坑指南： 我曾经在项目中过于追求锁定速度，把环路带宽设得很宽，结果参考杂散直接耦合进来，在输出频谱上出现了明显的杂散分量。后来不得不重新设计，把带宽降下来，同时增加了三阶滤波。所以我的建议是：带宽宁窄勿宽，相位裕度宁高勿低。

好了，说了这么多，我总结一下环路滤波器设计的标准流程：

最后说一句。环路滤波器设计没有标准答案，每个项目都有自己的“脾气”。你做得多了，自然就能找到感觉。就像我常跟徒弟说的：先学会算，再学会调，最后学会“猜”。

下一章我们聊压控振荡器（VCO）的设计，那又是另一番天地了。