4、电路设计实战：原理图设计流程、PCB布局布线要点（功率回路、信号回路）、输入输出滤波设计

好，咱们直接进入正题。这一章是实战中的硬骨头，也是我当年踩坑最多的地方。弹载电源管理模块，说白了就是在极端环境下把电稳住。原理图怎么画？PCB怎么摆？滤波怎么搞？我一个个说。

4.1 原理图设计流程——别急着画线

很多人一上来就打开EDA工具开始拖元件。我建议你先停一下。原理图设计，核心是「想清楚再动手」。我个人习惯分三步走：

1. 需求拆解：输入电压范围？输出几路？每路电流多大？纹波要求多少？这些数字写在本子上，别光靠脑子记。
2. 拓扑选择：弹载环境通常用Buck、Boost或者SEPIC。我做过一个项目，输入28V要出5V和3.3V，用了两级Buck，效率做到92%以上。
3. 器件选型：电感、电容、MOS管、二极管，每个参数都要算。别偷懒，拿Excel拉个表。

举个例子，我当年选输入电容时，只看容量没看ESR。结果上电瞬间纹波大得吓人，差点把后级芯片烧了。嗯，从那以后我选电容必看ESR曲线。

4.2 PCB布局布线要点——功率回路与信号回路

PCB布局布线，是电源设计里最容易出问题的地方。你想想看，原理图再完美，板子画不好一样炸。我把它拆成两个核心点：功率回路和信号回路。

4.2.1 功率回路——电流怎么走，你得心里有数

功率回路，说白了就是大电流流过的路径。比如Buck电路里，输入电容、上管、下管、电感、输出电容，这一圈就是功率回路。我建议你记住一句话：功率回路面积越小越好。

• 回路面积小：减少寄生电感，降低开关尖峰。我在项目中遇到过，回路面积大了10%，开关波形上的振铃直接翻倍。
• 走线要宽：1A电流至少40mil线宽，铜厚1oz。别省这点空间，烧了板子更贵。
• 过孔要够：大电流路径上多打几个过孔，减少阻抗。我一般每2A电流至少一个过孔，孔径0.3mm以上。

4.2.2 信号回路——敏感信号要「伺候」好

信号回路，主要是反馈回路、使能信号、软启动这些。它们电流小，但对噪声极其敏感。我曾经因为反馈走线太长，导致输出电压飘了50mV，整块板子工作不稳定。

• 反馈走线要短：直接从输出电容的焊盘上拉回来，别绕路。
• 远离功率回路：信号线和功率线保持至少3倍线宽的距离。
• 加地线屏蔽：敏感信号两侧铺地铜，或者包地处理。

4.3 输入输出滤波设计——纹波和噪声的克星

滤波设计，是电源模块的「最后一道防线」。弹载环境里，输入可能来自电池或者母线，输出要供给FPGA、传感器这些娇贵器件。滤波做不好，系统直接重启。

4.3.1 输入滤波——先把进来的脏东西清掉

输入滤波主要对付两个东西：差模噪声和共模噪声。我一般这样搞：

噪声类型	滤波手段	典型参数
差模噪声	X电容 + 差模电感	X电容：0.1~1μF，差模电感：1~10μH
共模噪声	Y电容 + 共模电感	Y电容：1~10nF，共模电感：100μH~1mH

我记得有一次，输入纹波一直压不下去，换了三个品牌的电容都没用。后来发现是输入走线太长，寄生电感跟电容形成了LC谐振。解决办法很简单：在输入端加一个10μF的电解电容，再并联一个0.1μF的MLCC，谐振点就移走了。

4.3.2 输出滤波——给负载一个干净的电源

输出滤波的目标是降低纹波和噪声。纹波是开关频率相关的周期性波动，噪声是高频尖峰。两者处理方式不同：

• 纹波：靠输出电容的容量和ESR。容量越大，纹波越小；ESR越低，纹波越小。我一般用多个MLCC并联，降低等效ESR。
• 噪声：靠小电容和磁珠。在输出端加一个10nF~100nF的MLCC，再串一个磁珠，高频噪声能压下去不少。

你想想看，FPGA对电源纹波要求多高？通常要求<10mV。我做过一个项目，输出纹波12mV，FPGA死活不工作。后来在输出端加了一级LC滤波，纹波降到5mV，问题解决。

4.4 实战总结——我的设计检查清单

每次画完板子，我都会过一遍这个清单。你也试试：

1. 功率回路面积是否最小？
2. 反馈走线是否远离功率部分？
3. 输入输出电容是否靠近芯片引脚？
4. 滤波电容的ESR是否满足要求？
5. 地线是否完整？有没有「地环路」？

嗯，这一章内容不少。但说白了，原理图是骨架，PCB是血肉，滤波是铠甲。三者缺一不可。下一章咱们聊热设计，那又是另一个坑了。