🚀 弹载FPGA · 数字信号处理实战
📡 从基础到系统 · 30章硬核进阶
🎯 风格
明快 · 活力 · 易读
01
FPGA基础与开发环境
FPGA发展史
弹载系统应用
Vivado/Vitis搭建
02
Verilog基础语法
模块结构
数据类型
运算符
assign语句
always块
03
组合逻辑设计
加法器
乘法器
比较器
多路选择器
译码器
04
时序逻辑设计
触发器
寄存器
计数器
分频器
状态机基础
05
有限状态机(FSM)
Moore/Mealy机
状态编码
三段式写法
弹载指令解析器
06
同步设计与跨时钟域
亚稳态
单比特同步器
多比特FIFO
握手协议
07
IP核使用
Clocking Wizard
Block Memory
DSP48E1
FIFO Generator
08
数字信号处理基础
采样定理
量化误差
定点数表示
二进制补码
09
FIR滤波器设计
窗函数法
分布式算法(DA)
串行/并行结构
Vivado FIR Compiler
10
IIR滤波器设计
直接I型/II型
级联型
稳定性分析
与FIR对比
11
FFT原理与实现
DIT与DIF
旋转因子
位反转
基2-FFT蝶形运算
12
FFT IP核应用
Vivado FFT IP配置
帧模式/流模式
缩放策略
弹载信号频谱分析
13
CORDIC算法
旋转模式
向量模式
计算sin/cos/atan
流水线实现
14
数字混频与DDC
NCO原理
DDS实现
混频器
CIC滤波器
半带滤波器
15
脉冲压缩技术
线性调频(LFM)
匹配滤波
时域/频域实现
FPGA资源优化
16
CFAR检测
CA-CFAR
OS-CFAR
排序网络
流水线实现
雷达目标检测
17
数字下变频(DDC)完整链路
ADC数据接收
NCO混频
CIC抽取
HB滤波
FIR整形
18
数字上变频(DUC)与波形产生
DDS波形合成
内插滤波
上变频
DAC接口
19
高速串行接口
LVDS
JESD204B协议
GTX/GTH收发器
时钟恢复
20
AXI4总线协议
AXI4-Full
AXI4-Stream
AXI4-Lite
握手时序
自定义IP封装
21
MicroBlaze软核与SoC设计
MicroBlaze搭建
AXI互联
DDR控制
软硬件协同
22
Vivado HLS与高层次综合
C/C++转RTL
流水线优化
数组优化
接口综合
23
时序分析与约束
时序路径
建立/保持时间
时钟约束
输入/输出延迟
XDC编写
24
资源优化技巧
时分复用
流水线平衡
资源共享
LUT优化
BRAM使用
25
功耗优化
动态功耗
静态功耗
时钟门控
操作数隔离
电压缩放
26
仿真与验证
Testbench编写
Vivado Simulator
波形调试
覆盖率分析
27
在线调试
ILA核
VIO核
JTAG调试
逻辑分析仪
信号抓取与分析
28
弹载信号处理系统架构
传感器接口
预处理
检测跟踪
通信接口
电源管理
29
实战项目一：弹载雷达回波采集与预处理
ADC+DDC
脉冲压缩
系统集成
30
实战项目二：弹载目标检测与跟踪系统
CFAR
卡尔曼滤波
状态机控制