数字滤波器基础：模拟滤波器与数字滤波器对比、IIR与FIR滤波器特点、性能指标

各位同学，欢迎来到第二章。这一章我们聊聊数字滤波器的基础。说实话，滤波器这东西，在雷达信号处理里太重要了。没有它，你看到的信号就是一锅粥。我个人习惯把滤波器比作「信号筛子」——把想要的留下，不想要的筛掉。

但这里有个关键问题：你是在模拟域里筛，还是在数字域里筛？这决定了你整个系统的架构。咱们先把这个搞清楚。

模拟滤波器 vs 数字滤波器：到底选哪个？

我刚入行那会儿，总觉得数字滤波器高大上，模拟滤波器老土。后来在项目里吃过亏才明白——没有谁比谁高级，只有谁比谁合适。

模拟滤波器，说白了就是用电阻、电容、电感这些元器件搭出来的电路。它的好处是实时性极好，没有采样、没有量化，信号进来直接处理。我在做雷达前端时，抗混叠滤波器必须用模拟的——因为ADC采样之前，你得先把高频噪声滤掉，不然采样后全折叠到基带里，神仙都救不了。

数字滤波器呢？它是在FPGA或DSP里用算法实现的。它的优势是灵活、稳定、精度高。你想改滤波特性？改几个系数就行，不用换硬件。我有个项目，客户临时要改带宽，我花了10分钟改了几个滤波器系数就搞定了。要是模拟的，得重新画PCB、重新打样，至少两周。

但数字滤波器有个硬伤——它需要采样，有延迟。对于雷达这种实时性要求极高的系统，你得算清楚这个延迟能不能接受。

我个人的经验是：ADC之前用模拟，ADC之后用数字。这个原则在绝大多数雷达系统里都适用。

IIR与FIR滤波器：一对欢喜冤家

数字滤波器里，两大门派就是IIR和FIR。很多初学者问我：「哪个更好？」我的回答永远是：「看你要什么。」

IIR滤波器：效率高，但脾气大

IIR，全称无限脉冲响应。它有个特点——有反馈。输出不仅跟输入有关，还跟过去的输出有关。这就带来了一个好处：用很低的阶数就能实现很陡的过渡带。

举个例子，你要设计一个截止频率10MHz的低通滤波器，过渡带要求从10MHz到12MHz衰减40dB。用IIR，可能5阶就够了。用FIR？至少50阶起步。在FPGA里，阶数直接决定了资源消耗。所以IIR在资源受限的场景下特别吃香。

但IIR有个大问题——相位非线性。说白了，不同频率的信号经过IIR滤波器后，延迟不一样。这在雷达里很要命。我记得有一次做脉冲压缩，用了IIR滤波器做匹配滤波，结果主瓣展宽了，旁瓣抬高了，整个系统的距离分辨率直接废了。后来查了三天才找到原因——IIR的非线性相位把信号的相位信息搞乱了。

FIR滤波器：稳定可靠，但代价高

FIR，全称有限脉冲响应。它没有反馈，输出只跟输入有关。这就带来了两个核心优势：绝对稳定和线性相位。

线性相位意味着什么？所有频率的信号经过FIR滤波器后，延迟时间是一样的。信号的形状不会变，只是整体往后挪了一下。这对雷达信号处理太重要了——你不想让回波信号的波形发生畸变吧？

但FIR的代价就是阶数高。同样的指标，FIR的阶数可能是IIR的10倍以上。在FPGA里，高阶FIR意味着大量的乘法器和加法器，资源消耗大，功耗也高。

我个人的习惯是：雷达信号处理链路里，能用FIR就用FIR。除非资源实在不够，或者对相位不敏感的场景（比如单纯的功率检测），才考虑IIR。

特性	IIR	FIR
相位特性	非线性	线性（可设计）
稳定性	可能不稳定	绝对稳定
相同指标下的阶数	低	高
计算效率	高	低
FPGA资源消耗	少	多
适用场景	对相位不敏感、资源受限	需要保相位、高精度

性能指标：怎么判断滤波器好不好？

滤波器设计不是拍脑袋的。你得有一组明确的指标来约束它。我见过太多人上来就问：「给我设计一个低通滤波器。」我问：「指标呢？」他说：「差不多就行。」——这种项目十有八九要返工。

下面这几个指标，是雷达信号处理里必须明确的：

1. 通带纹波

通带内幅度的波动范围。比如±0.5dB。你想想看，如果通带内起伏太大，不同频率的信号增益不一样，雷达回波的幅度信息就失真了。我一般要求通带纹波控制在±0.1dB以内，尤其是做相参处理时。

2. 阻带衰减

阻带内信号被抑制的程度。比如-60dB。这个指标决定了你能把干扰抑制到什么程度。雷达里经常有强杂波，阻带衰减不够，杂波滤不干净，目标就淹没在噪声里了。

3. 过渡带宽度

从通带边缘到阻带边缘的频率范围。过渡带越窄，滤波器越「陡」，但阶数也越高。这是个trade-off。我记得有个项目，要求过渡带只有200kHz，但采样率是100MHz。用FIR算出来要800多阶，FPGA里根本放不下。最后只能放宽过渡带要求，或者用多级抽取+滤波的方案。

4. 群延迟

信号通过滤波器后的延迟。对于线性相位的FIR，群延迟是常数。对于IIR，群延迟随频率变化。雷达测距时，群延迟直接转化为距离误差。所以精密测距雷达里，必须用线性相位滤波器。

一个简单的FIR滤波器设计示例

说了这么多理论，咱们来点实际的。下面是一个用Python设计的FIR低通滤波器，采用窗函数法。这段代码我在好几个项目里都用过，改改参数就能用。

import numpy as np
import matplotlib.pyplot as plt
from scipy import signal

# 设计参数
fs = 100e6      # 采样率 100MHz
fc = 10e6       # 截止频率 10MHz
num_taps = 51   # 滤波器阶数（实际51阶，有效阶数51）

# 使用汉明窗设计FIR低通滤波器
taps = signal.firwin(num_taps, fc, window='hamming', fs=fs)

# 计算频率响应
w, h = signal.freqz(taps, worN=8000)
freq = w * fs / (2 * np.pi)

# 绘制幅度响应
plt.figure()
plt.plot(freq, 20 * np.log10(np.abs(h)))
plt.grid()
plt.xlabel('频率 (Hz)')
plt.ylabel('幅度 (dB)')
plt.title('FIR低通滤波器频率响应')
plt.show()

这段代码里，我用了51阶的汉明窗。为什么选51？因为51是奇数，奇数阶FIR可以实现线性相位。为什么用汉明窗？因为它的旁瓣抑制比较好，适合雷达这种对杂波抑制要求高的场景。

嗯，这里要注意：窗函数的选择直接影响滤波器的性能。矩形窗过渡带最窄，但旁瓣只衰减-13dB，根本不够用。汉明窗旁瓣衰减约-43dB，是个不错的折中。如果你需要更高的阻带衰减，可以考虑凯泽窗，它的参数β可以调节旁瓣衰减。

好了，这一章的内容就到这里。下一章我们深入讲讲FIR滤波器的FPGA实现——怎么用最少的资源实现最高的性能。到时候我会分享一些我在项目里踩过的坑，保证让你少走弯路。