数字下变频（DDC）与信道化

各位同学，咱们今天聊聊数字下变频和信道化。这玩意儿在电子对抗系统里，就像人的耳朵——你得先把接收到的宽频信号“听”清楚，才能做后续处理。我做了十几年雷达和电子战系统，每次新项目启动，DDC这块都是第一个要敲定的模块。为啥？因为它直接决定了你后面能处理什么样的信号。

DDC基本原理

数字下变频，说白了就是把高频的数字信号搬移到基带。你想想看，ADC采样回来的信号，频率动辄几百兆甚至上吉赫兹，咱们的FPGA根本跑不了那么快。怎么办？降频。

一个典型的DDC由三部分组成：NCO（数控振荡器）、混频器、抽取滤波器。我习惯把它们比作一个收音机的调谐旋钮——NCO产生本振信号，混频器把信号搬下来，抽取滤波器再把数据率降下来。

NCO（数控振荡器）

NCO的核心是相位累加器加查找表。相位累加器每个时钟周期累加一个步进值，累加结果作为地址去查正弦/余弦表。这里有个坑——相位截断会产生杂散。我在项目中遇到过，一个16位的NCO，相位累加器32位，但查找表只用了高14位。结果输出频谱上多了好几根杂散谱线，差点把目标信号淹没了。

注意：相位截断带来的杂散，其幅度与查找表深度有关。经验公式是：每减少1位查找表地址，杂散抑制恶化约6dB。我一般建议至少保留16位查找表地址，除非你后续有滤波器能把这些杂散压下去。

// NCO核心代码示例（Verilog）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        phase_acc <= 32'd0;
    else
        phase_acc <= phase_acc + phase_step;
end

// 取高16位查表
assign lookup_addr = phase_acc[31:16];
sine_lut u_lut (
    .addr(lookup_addr),
    .sine(sine_out),
    .cosine(cosine_out)
);

混频器

混频器就是两个乘法器，把输入信号分别乘以NCO产生的正弦和余弦分量。这里要注意乘法器的位宽。我曾经见过一个设计，ADC是14位，NCO输出也是14位，乘法器直接用了28位输出。结果后面级联的滤波器位宽不够，数据截断导致信噪比掉了3dB。

我的建议：混频器输出至少保留乘法器全精度，或者做饱和截断。别小看这几位，在电子对抗系统里，3dB的损失可能就是能不能检测到目标信号的区别。

抽取滤波器

抽取滤波器是DDC里最吃资源的部分。它的作用是：先滤除混频后产生的高频分量，再把数据率降下来。常用的结构是CIC滤波器（级联积分梳状滤波器）加FIR补偿滤波器。

CIC滤波器有个特点——它不需要乘法器，只用加法器和寄存器。这在FPGA里特别省资源。但它的通带不平坦，需要后面用FIR来补偿。我习惯的做法是：CIC做4倍到8倍的抽取，剩下的抽取率交给FIR。

抽取率 CIC级数 FIR阶数 资源消耗（LUT）
4 3 32 约1200
8 4 48 约1800
16 5 64 约2500

嗯，这里要注意，CIC的级数不是越多越好。级数多了，通带衰减会变大，而且寄存器资源也翻倍。我一般不超过5级。

多相滤波器组信道化

信道化，就是把宽频带切成多个窄信道。每个信道独立做DDC。传统的做法是每个信道一个DDC，但这样资源消耗太大。多相滤波器组就是来解决这个问题的。

多相滤波器组的核心思想是：用一个低通原型滤波器，通过多相分解，同时实现多个信道的滤波和下变频。说白了，就是一次计算，得到所有信道的结果。

我在一个项目中做过32信道的信道化，如果用传统方法，需要32个NCO、32个混频器、32组滤波器。用多相滤波器组，只需要1个原型滤波器，加上FFT模块，资源节省了70%以上。

关键点：多相滤波器组的实现步骤：

  1. 设计一个低通原型滤波器，阶数为N×M（M为信道数）
  2. 将滤波器系数按M倍抽取，得到M组多相分量
  3. 输入数据按M倍抽取后，分别与多相分量卷积
  4. 对卷积结果做M点FFT，得到各信道输出
// 多相滤波器组伪代码
// 假设信道数M=8，原型滤波器阶数N=64
for (i = 0; i < M; i++) {
    // 多相分量
    for (j = 0; j < N/M; j++) {
        poly_coeff[i][j] = prototype_coeff[i + j*M];
    }
}

// 数据输入
for (n = 0; n < N/M; n++) {
    for (i = 0; i < M; i++) {
        poly_out[i] += data_in[n*M + i] * poly_coeff[i][n];
    }
}

// FFT
fft_out = FFT(poly_out, M);

FPGA实现中的资源优化技巧

做FPGA实现，说白了就是跟资源较劲。我总结了几个实战技巧：

1. 复用乘法器

DDC里的乘法器很贵。如果抽取率比较高，可以分时复用乘法器。比如抽取率是8，那你可以用一个乘法器，在8个时钟周期里轮流处理8个数据。这样乘法器数量直接降到1/8。

2. 使用DSP48E1原语

Xilinx的FPGA里有DSP48E1硬核，一个就能做乘法加累加。我习惯把CIC的积分器、FIR的乘累加都映射到DSP48E1上。这样比用LUT实现省一半以上的资源。

避坑指南：我曾经在一个项目里，把所有的乘法器都映射到了DSP48E1上，结果布线布不通。后来发现是DSP48E1的级联路径太长，时序不满足。解决办法是：在DSP48E1之间插入寄存器，打断长路径。

3. 数据位宽优化

DDC链路里，每经过一级处理，数据位宽都会增长。如果不加控制，位宽会爆炸。我的做法是：在每级处理后做截断，但保留足够的有效位。具体来说，CIC输出保留log2(抽取率×级数)位的增长，FIR输出保留log2(系数和)位的增长。

4. 使用Block RAM做延迟线

CIC的积分器需要大量延迟寄存器。如果抽取率大，延迟线会很长。这时候用Block RAM实现延迟线，比用寄存器省资源。我记得有个项目，抽取率64，CIC级数4，用寄存器实现延迟线用了2万个LUT，换成Block RAM后只用了4个BRAM。

5. 流水线设计

DDC的每个模块都可以做流水线。比如混频器，乘法器本身有2-3个时钟周期的延迟，你可以把后面的滤波器也对齐到这个延迟上。这样整个链路的吞吐量不会下降。

警告：流水线设计时，要注意数据对齐。NCO的输出、混频器的输出、滤波器的输入，它们的延迟必须一致。否则你会看到频谱上出现奇怪的相位噪声。我吃过这个亏，排查了三天才发现是流水线没对齐。

好了，DDC和信道化的核心内容就这些。下一章咱们聊聊脉冲压缩和匹配滤波，那是雷达信号处理的另一个重头戏。记住，做电子对抗系统，DDC是地基，地基打不牢，上面盖什么都白搭。

← 上一章 📖 返回目录 下一章 →