4、PCB布局与布线：关键信号分区、大电流回路、模拟与数字分区、层叠设计
好，咱们直接进入正题。PCB布局布线这块，说白了就是给电路找个好住处。你想想看，电池化成系统里既有几十安培的大电流，又有敏感的采样信号，还有高速通信接口，这些东西挤在一块板子上，搞不好就是一场灾难。
我个人习惯，拿到原理图后先不急着画板子。我会花半小时把关键路径在纸上画一遍。嗯，这一步省不得。我在项目中遇到过好几次，因为布局时没想清楚，后期改板子改到崩溃。
4.1 关键信号分区：别让敏感信号走错路
什么叫关键信号？在化成系统里，电压采样信号、电流采样信号、PWM驱动信号、CAN/RS485通信信号，这些都是。它们对噪声的容忍度完全不同。
我一般把信号分成三类：
- 敏感模拟信号：电压采样、电流采样、温度检测。这些信号幅度小，容易受干扰。
- 大功率开关信号：MOSFET栅极驱动、功率回路。这些信号变化快，是主要的噪声源。
- 数字通信信号：CAN、RS485、SPI。它们有一定的抗干扰能力，但也不能太随意。
分区原则其实很简单：让噪声源远离敏感电路。我见过有人把采样电阻紧挨着MOSFET放，结果采样值跳得像心电图。后来把采样回路挪到板子另一侧，问题就解决了。
关键信号分区的核心做法：
- 功率区（MOSFET、电感、大电容）放在板子一侧
- 模拟采样区放在板子另一侧，中间用地隔离
- 数字接口区靠近连接器，远离功率区
- 不同区域之间保持至少2mm的间距
4.2 大电流回路：面积越小越好
大电流回路是EMC问题的重灾区。为什么？因为电流变化率大，di/dt高，回路面积越大，辐射越强。
我曾经在一个项目中，电池充放电回路走线绕了大半个板子，结果辐射测试超标15dB。后来把回路缩短到原来的三分之一，一次通过。
这里有个关键点：大电流的回路面积要尽可能小。具体怎么做？
- 功率管和电感、电容尽量靠近，减少走线长度
- 输入回路和输出回路不要交叉
- 使用多层板，让大电流在顶层走，底层做回流地平面
- 如果必须走长线，加宽走线，至少3mm以上
我的经验：对于50A以上的回路，我习惯用铜皮直接铺，而不是走线。铜皮宽度按1A/1mm估算，50A至少50mm宽。如果空间不够，就多层并联。
还有一个容易忽略的点：过孔。大电流回路上的过孔，一个不够就多打几个。我一般至少打4个，分布在电流路径的两侧。
4.3 模拟与数字分区：别让数字噪声污染模拟信号
模拟信号和数字信号混在一起，是EMC设计的大忌。数字信号跳变快，会产生高频噪声，通过地平面或电源平面耦合到模拟信号上。
我见过一个案例：ADC采样值总是有±5mV的跳动，查了半天发现是数字信号线从模拟区域上方穿过。把那条线绕开，采样值就稳了。
分区的方法：
- 物理隔离：模拟区和数字区在布局上分开，中间留出空地
- 地平面分割：如果条件允许，模拟地和数字地分开铺，单点连接
- 信号走线不跨区：模拟信号只在模拟区走，数字信号只在数字区走
- ADC芯片跨区放置：ADC芯片要跨在模拟区和数字区的边界上，模拟引脚在模拟区，数字引脚在数字区
注意：模拟地和数字地不要用0欧电阻或磁珠连接，除非你非常清楚自己在做什么。我见过有人用磁珠连接，结果低频噪声反而变大了。最简单可靠的方法是用一个铜皮桥接，宽度至少2mm。
4.4 层叠设计：好的层叠是EMC的一半
层叠设计决定了整个板子的EMC基础。对于电池化成系统，我推荐至少4层板。为什么？因为2层板很难做好地平面，大电流回路面积控制不住。
常用的层叠方案：
| 层数 | 层叠结构 | 适用场景 |
|---|---|---|
| 4层 | 信号-地-电源-信号 | 大多数化成系统，性价比高 |
| 6层 | 信号-地-信号-电源-地-信号 | 高精度采样+大功率，性能更好 |
| 2层 | 信号-地（铺铜） | 低功率、低成本方案，不推荐大电流 |
我个人习惯用4层板，层叠顺序是：顶层信号 → 地层 → 电源层 → 底层信号。这样顶层和底层都有完整的地平面作为参考，信号回流路径最短。
层叠设计的关键点：
- 地层要完整：不要在地层上走信号线，否则地平面被割裂，回流路径变长
- 电源层和地层紧耦合：两层之间的介质厚度尽量薄，比如0.1mm，这样能形成良好的去耦电容
- 大电流走线在表层：不要在内层走大电流，散热不好，而且过孔会增加电阻
- 模拟区和数字区的地平面要连续：不要为了分区而把地平面割断，否则信号回流会绕远路
层叠设计的避坑指南：
我曾经在一个6层板项目中，为了节省成本把电源层和地层之间的介质厚度从0.1mm改成了0.2mm。结果板子做出来后，电源噪声比预期大了不少。后来查资料才知道，介质厚度增加一倍，层间电容减小一半，去耦效果大打折扣。从那以后，我再也不敢随便改这个参数了。
4.5 布局布线的实战建议
说了这么多理论，最后给几个实战中能用上的建议：
- 先布局，后布线：把关键器件的位置先定好，再开始走线。我一般会花40%的时间在布局上。
- 大电流走线加宽：50A的电流，走线宽度至少50mm，如果空间不够，用多层并联。
- 采样信号走差分对：电压采样用差分走线，两根线等长、等距，紧耦合。
- 晶振靠近芯片：晶振的走线越短越好，周围用地包围。
- 去耦电容靠近引脚：每个电源引脚旁边放一个0.1μF的电容，走线尽量短。
一个小技巧：布线完成后，用3D视图检查一下。有时候2D视图看不出来的问题，3D视图一目了然。比如散热器会不会碰到电容，连接器会不会被挡住。
好了，这一章的内容就到这里。布局布线是EMC设计中最基础也最关键的环节，做好了能省去后面很多麻烦。下一章我们聊聊接地设计，那又是一个容易踩坑的地方。