第二章 嵌入式系统噪声源：MCU时钟辐射、DC-DC开关噪声、数字信号谐波、I/O口串扰机理分析

各位工程师朋友，咱们接着聊。上一章我讲了EMC的基本概念，这一章咱们深入一点，看看嵌入式系统里那些“看不见的捣蛋鬼”——噪声源。

说实话，我做了十几年硬件，最头疼的不是电路不工作，而是电路“莫名其妙”地工作不正常。你查了半天，发现是噪声在搞鬼。嗯，这一章我就把几个最常见的噪声源掰开揉碎了讲给你听。

2.1 MCU时钟辐射：那个无处不在的“心跳”

MCU的时钟，说白了就是系统的心脏。它一跳，整个系统就跟着动。但问题也出在这里——这个“心跳”频率太高了。

我个人习惯，在设计初期就会把时钟走线当成“危险分子”来对待。为什么？因为时钟信号是周期性的方波，它的频谱非常丰富。你想想看，一个10MHz的方波，它的谐波能跑到几百MHz去。

我在项目中遇到过一件事：一个消防报警产品，在实验室测试时，30MHz频段总是超标。我排查了三天，最后发现是MCU的8MHz晶振走线太长，而且旁边就是I/O排线。你猜怎么着？我把晶振挪了个位置，问题就解决了。

时钟辐射的机理其实不复杂：

• 差模辐射：时钟信号在回路中流动，形成一个电流环。这个环就是一根“天线”。
• 共模辐射：时钟信号通过寄生电容耦合到地平面或机壳上，形成共模电流。

2.2 DC-DC开关噪声：电源里的“电锯声”

DC-DC转换器，现在几乎每个嵌入式系统都有。它效率高，但噪声也大。你想想看，一个开关管在几百kHz甚至几MHz的频率下，不停地导通和关断，电流波形就像一把电锯在锯东西。

DC-DC的噪声主要来自两个方面：

1. 开关节点的高频振荡：MOS管导通和关断的瞬间，会产生很高的dv/dt和di/dt。这个高频振荡会通过寄生参数辐射出去。
2. 电感漏磁：电感不是理想的，它会有漏磁。漏磁会耦合到附近的走线或器件上。

我记得有一次，一个客户的产品在EMC测试时，150kHz到30MHz频段全部超标。我一看，他们用的DC-DC布局简直是一团糟——输入电容离芯片太远，反馈走线绕了一大圈。我帮他们重新布局后，测试一次通过。

这里我给大家一个经验值：DC-DC的开关频率每提高一倍，噪声能量大约增加3dB。所以，如果可能的话，尽量选择开关频率低一些的DC-DC芯片。当然，这要权衡效率和体积。

2.3 数字信号谐波：方波的“尾巴”

数字信号，说白了就是方波。方波在时域上看很漂亮，但在频域上看，它有一大堆“尾巴”——谐波。

一个理想的方波，它的频谱是奇次谐波的叠加。比如一个1MHz的方波，它的3次谐波是3MHz，5次谐波是5MHz，以此类推。这些谐波的幅度虽然逐渐减小，但频率越高，辐射效率也越高。

谐波次数	频率（MHz）	相对幅度（dB）
基波	1	0
3次	3	-9.5
5次	5	-14.0
7次	7	-16.9
9次	9	-19.1

你想想看，一个1MHz的方波，它的9次谐波还有-19dB的幅度。如果这个信号走线很长，或者阻抗不匹配，这些谐波就会变成辐射源。

我建议，在设计中可以这样做：

• 在信号线上串联一个几十欧姆的电阻，可以减缓上升沿，减少谐波。
• 对于高速信号，使用RC或LC滤波，把不需要的高频成分滤掉。
• 走线要短而直，避免直角拐弯（直角会产生额外的寄生电容和电感）。

2.4 I/O口串扰机理：邻居之间的“悄悄话”

I/O口的串扰，说白了就是一根线上的信号，通过寄生电容或互感，耦合到了旁边的线上。这就像邻居之间说悄悄话，你不想听，但声音还是传过来了。

串扰的机理主要有两种：

1. 容性耦合：两根平行走线之间，存在寄生电容。一根线上的电压变化，会通过这个电容耦合到另一根线上。
2. 感性耦合：一根线上的电流变化，会产生磁场。这个磁场会感应到旁边的线上，产生感应电压。

我在项目中遇到过最典型的情况：一个消防报警产品的按键扫描电路，总是出现误触发。我查了半天，发现是按键扫描线和LED驱动线平行走了很长一段。LED驱动线上的大电流脉冲，通过感性耦合，干扰了按键扫描信号。

减少串扰的几个实用方法：

• 增大间距：走线间距越大，串扰越小。经验值是3W原则（间距是线宽的3倍）。
• 加地线隔离：在敏感信号旁边加一条地线，可以吸收耦合过来的能量。
• 减少平行长度：两根线平行得越长，串扰越大。尽量让它们垂直交叉，而不是平行。
• 降低驱动能力：I/O口的驱动能力越强，边沿越陡，串扰越大。在满足负载要求的前提下，尽量降低驱动电流。

好了，这一章的内容就到这里。四种噪声源——MCU时钟辐射、DC-DC开关噪声、数字信号谐波、I/O口串扰——它们的机理和应对方法，我都讲了一遍。下一章，我会讲如何从PCB布局的角度来抑制这些噪声。咱们下章见。