4. 电源电路设计：电池供电方案与电源树规划
电源电路，说白了就是万用表的“心脏”。我见过太多项目，传感器选得再好，ADC精度再高，最后因为电源纹波太大，测量结果一塌糊涂。嗯，咱们今天就把这块硬骨头啃下来。
4.1 电池供电方案：锂电池 + 升压/降压
嵌入式万用表通常用锂电池供电。单节锂电池电压范围是3.0V~4.2V，而咱们的电路可能需要3.3V、5V甚至±5V。这就涉及到升压和降压的取舍。
我的个人习惯是：能降压就不升压。为什么？降压转换器（Buck）效率高，纹波小。升压转换器（Boost）在轻载时效率会掉，而且纹波控制更麻烦。
举个例子，主控和ADC需要3.3V，我直接用一颗高效率的Buck芯片从锂电池降压。如果还需要5V给运放供电，那就得用Boost升压了。
核心思路：先确定各电压域的需求，再规划升降压路径。不要一股脑全用LDO，电池供电下效率是命根子。
我曾经在一个项目中，为了省成本，直接用LDO从4.2V降到3.3V。结果电池续航只有4小时，后来换成Buck，直接干到10小时。你想想看，这差距有多大。
4.1.1 升压芯片选型要点
- 静态电流（Iq）：万用表经常处于待机状态，Iq要低于10μA。我推荐TI的TPS61099系列，Iq只有1μA。
- 开关频率：1MHz以上，这样外部电感电容可以更小。
- 输出纹波：最好低于10mVpp，否则会影响ADC的测量精度。
4.1.2 降压芯片选型要点
- 效率曲线：重点关注10mA~100mA区间的效率，这是万用表工作的典型电流范围。
- 轻载模式：选支持PFM模式的芯片，轻载时效率更高。
- 输出精度：±2%以内，给LDO留足余量。
小技巧：锂电池电压低于3.0V时，很多Buck芯片会进入欠压锁定（UVLO）。我一般会选UVLO阈值在2.5V左右的芯片，这样能榨干电池最后一点电量。
4.2 LDO选型与滤波
开关电源之后，必须接LDO。为什么？因为开关电源的纹波再小，也有几十mV。而ADC的电源抑制比（PSRR）在高频段会下降，所以需要LDO来二次滤波。
LDO选型，我只看三个参数：
- 压差（Dropout Voltage）：锂电池最低3.0V，要输出3.3V，压差只有0.3V。必须选低压差LDO，比如XC6206系列，压差仅0.2V@100mA。
- PSRR（电源抑制比）：在100kHz处至少要60dB。我常用的是LP5907，PSRR在1kHz时高达85dB。
- 噪声（Noise）：输出噪声要低于30μVrms。ADC的参考电压对噪声极其敏感，这里不能省。
注意：LDO不是万能的。它的效率等于Vout/Vin。如果输入4.2V输出3.3V，效率只有78%，剩下的能量全变成热量了。所以LDO只用在敏感电路上，比如ADC、参考电压、前端模拟电路。
我记得有一次，一个同事直接用Buck输出给ADC供电，结果测量值一直在跳。后来加上一颗LP5907，纹波从50mV降到了5μV，数据瞬间稳了。嗯，这就是LDO的价值。
4.3 电源树规划与去耦电容布局
电源树规划，说白了就是画一张“电从哪里来，到哪里去”的地图。我每做一个项目，第一件事就是画电源树。
4.3.1 电源树规划步骤
- 列出所有电压需求：3.3V（主控、数字）、3.3V_A（模拟）、5V（运放）、-5V（负压）、1.8V（ADC数字核心）。
- 确定供电顺序：先升压/降压，再LDO。模拟和数字电源要分开走线。
- 计算总功耗：每个模块的电流加起来，再乘以1.5倍余量，选电源芯片。
举个例子，一个典型的万用表电源树是这样的：
锂电池 (3.0V~4.2V)
├── Buck (3.3V) ── LDO (3.3V_A) ── ADC模拟、参考电压
│ └── LDO (1.8V) ── ADC数字核心
├── Boost (5V) ── LDO (5V) ── 运放
│ └── 电荷泵 (-5V) ── 负压运放
└── 直接供电 ── 背光、蜂鸣器（不敏感电路）关键原则：模拟电源和数字电源在物理上要隔离。我习惯用磁珠或0Ω电阻在单点连接，防止数字噪声串到模拟域。
4.3.2 去耦电容布局
去耦电容，很多人觉得随便放几个就行。其实不然。电容的位置、容值、数量，直接影响电源质量。
我的布局规则：
- 每个IC的电源引脚：放一个0.1μF陶瓷电容，距离引脚不超过2mm。为什么？因为电容离得越远，寄生电感越大，高频去耦效果越差。
- 每4~6个IC：加一个10μF钽电容或陶瓷电容，作为储能电容。
- 电源入口：放一个100μF电解电容，滤除低频纹波。
我曾经犯过一个错误：把去耦电容放在IC的背面，通过过孔连接。结果高频噪声根本滤不掉，因为过孔的寄生电感太大了。后来我把电容放在IC同一面，紧挨着引脚，问题就解决了。
避坑指南：陶瓷电容的容值会随着直流偏置电压升高而下降。比如一个10μF的电容，在5V偏压下可能只剩6μF。所以选电容时，要留2倍余量。我一般选额定电压两倍于工作电压的电容。
4.3.3 去耦电容的容值组合
| 位置 | 容值 | 数量 | 作用 |
|---|---|---|---|
| IC电源引脚 | 0.1μF | 每引脚1个 | 滤除高频噪声（>10MHz） |
| IC电源引脚 | 1μF | 每2~3个IC | 滤除中频噪声（1MHz~10MHz） |
| 电源入口 | 10μF~100μF | 1个 | 储能，滤除低频纹波 |
| LDO输出 | 1μF + 0.1μF | 各1个 | 保证LDO稳定性 |
你想想看，如果去耦电容布局不合理，再好的电源芯片也白搭。我见过一个项目，电源纹波只有5mV，但ADC采样值还是跳。最后发现是去耦电容离IC太远，高频噪声通过辐射耦合进去了。
4.4 总结与避坑
电源电路设计，说白了就是三个字：稳、净、效。
- 稳：电压不能波动太大，LDO和去耦电容是关键。
- 净：纹波和噪声要低，模拟和数字要隔离。
- 效：电池供电下，效率就是续航。能用Buck就不用LDO。
我曾经在一个量产项目中，因为电源树规划不合理，导致模拟地和数字地串扰，万用表的电阻档误差达到了5%。后来重新画了电源树，把模拟和数字电源完全分开，误差降到了0.1%。嗯，这就是细节决定成败。
最后提醒：PCB布局时，电源回路要尽量短而粗。大电流路径不要绕圈，否则会产生电磁干扰（EMI）。我习惯在电源入口加一个π型滤波器（电容+磁珠+电容），效果立竿见影。
好了，电源电路设计就讲到这里。下一章咱们聊聊模拟前端电路，那才是万用表真正的灵魂所在。