第3章干扰源分析

第三章：干扰源分析

做EMC设计这么多年，我最大的体会就是：找对干扰源，问题就解决了一半。很多工程师一上来就想着怎么加滤波、怎么加屏蔽，结果折腾半天效果甚微。其实，你连敌人是谁都没搞清楚，怎么打？

这一章，咱们就来扒一扒嵌入式系统里那些常见的“捣蛋鬼”。我按实战中遇到的频率高低，一个个说。

开关电源，说白了就是个高频开关在“切”能量。MOS管以几十到几百kHz的频率开关，电流和电压波形都是方波。方波这东西，傅里叶展开一下你就明白了——基频加上无数奇次谐波，一直延伸到几十MHz甚至上百MHz。

我在项目中遇到过最典型的情况：一个12V转3.3V的DC-DC，布局时输入输出电容离芯片远了5mm，结果辐射超标了8dB。你想想看，就5mm的走线寄生电感，就能让噪声窜得到处都是。

开关电源噪声的主要传播路径：

嗯，这里要注意：很多人只关注了输出端的纹波，却忽略了输入端的电流尖峰。实际上，输入端的di/dt往往更大，产生的噪声更严重。

我的个人习惯：设计开关电源时，先把开关节点（SW）的铜皮面积控制到最小，然后用一个“热地”区域把它围起来。这个习惯帮我省了不少整改的功夫。

数字电路，尤其是高速数字电路，时钟频率越高，谐波越丰富。一个50MHz的时钟，它的3次谐波（150MHz）、5次谐波（250MHz）都可能成为辐射超标的元凶。

为什么会这样？因为数字信号是方波，上升沿越陡，高频分量越丰富。我见过有人为了追求“完美”的方波，把上升沿做到1ns以内，结果EMC测试直接崩了。

我曾经帮一个客户整改，他的MCU主频只有72MHz，但辐射在216MHz处超标。一查，正是72MHz的3次谐波。解决办法很简单：在时钟输出脚串一个22Ω的电阻，稍微减缓上升沿，问题就解决了。

避坑指南：我曾经以为只要时钟频率不高就没事，结果被一个8MHz的晶振坑了——它的3次谐波（24MHz）正好耦合到了ADC的采样时钟上，导致测量精度下降。所以，别小看任何频率的谐波。

LCD刷新，尤其是TFT彩屏，刷新频率通常在60Hz左右，但它的数据线和控制线跑的可都是MHz级别的信号。更麻烦的是，LCD的排线往往很长，像一根天线一样。

我遇到过最头疼的情况：一个手持设备，只要LCD一刷新，蓝牙就断连。查了半天，发现是LCD的VSYNC信号通过排线辐射，干扰了蓝牙天线的接收。

解决思路其实不复杂：

我的经验：LCD排线尽量短，实在没办法的话，在排线两端各加一个共模扼流圈。这招在好几个项目里都管用。

继电器断开时，线圈会产生一个很高的反向电动势。这个电压峰值可能达到几百伏，虽然持续时间很短，但产生的电磁脉冲（EMP）足以干扰附近的敏感电路。

你想想看，一个继电器动作时，触点之间会产生电弧。这个电弧就是一个宽带干扰源，从几十kHz到几百MHz都有能量。我见过一个工业控制板，继电器一吸合，旁边的MCU就复位——这就是典型的干扰。

常用的抑制方法：

避坑指南：我曾经以为加了续流二极管就万事大吉，结果发现继电器释放时间变长，影响了时序。后来改用TVS管+电阻的组合，既抑制了干扰，又保证了释放速度。

ADC采样噪声，说白了就是“你想测的东西”和“你实际测到的东西”之间的差距。这个差距可能来自很多方面：

我记得有一次，一个客户说他的12位ADC只能当8位用。我一看原理图，ADC的参考电压直接接在3.3V电源上，而这个电源同时给一个电机驱动供电。你说这能准吗？

ADC采样的黄金法则：

我的个人习惯：在ADC输入端加一个100Ω+100nF的RC滤波，然后用一个0.1μF的电容在ADC引脚旁边做去耦。这个组合在大多数情况下都能把噪声压到1LSB以下。

好了，这一章我们把嵌入式系统里最常见的五大干扰源都过了一遍。你可能会问：这么多干扰源，怎么同时处理？别急，下一章我会讲EMC设计的“降龙十八掌”——从布局、布线、滤波、屏蔽到接地，一套组合拳打下来，大部分问题都能解决。