3、硬件系统总体方案：系统框图、器件选型思路、信号链路规划

好，咱们进入正题。这一章讲的是硬件系统的总体方案。说白了，就是你要搭一个什么样的架子，才能把频谱仪这个功能跑起来。

我个人习惯，做任何项目之前，先画系统框图。别急着焊板子，先把大方向定下来。你想想看，如果连信号从哪进、到哪出都没想清楚，后面肯定要返工。

3.1 系统框图：先看全局

这个简易频谱仪，核心思路是：把输入的模拟信号，通过混频和滤波，变成低频信号，然后交给MCU去采样和处理。嗯，这里要注意，MCU本身处理不了高频信号，所以必须得降频。

我画了一个典型的系统框图，大致是这样的：

天线输入 → 前置放大器 → 可调衰减器 → 混频器 → 中频滤波器 → 对数检波器 → ADC → MCU → 显示

你看，信号链路其实不复杂。关键点在于：

• 前端处理：天线进来的信号很微弱，必须先放大。但放大多少？得看信号强度。所以我加了一个可调衰减器，用来控制增益。
• 混频与滤波：混频器把高频信号搬移到中频。中频滤波器负责选出我们关心的那个频段。我在项目中遇到过，滤波器带宽选太宽，结果相邻频道串扰严重，频谱图上一片模糊。
• 检波与采样：对数检波器把信号的幅度转换成对数电压，这样MCU的ADC才能读。为什么用对数？因为频谱仪要看动态范围，对数坐标更直观。

3.2 器件选型思路：别只看参数

器件选型，说白了就是找平衡。性能、成本、供货、封装，都得考虑。我刚开始做设计时，总喜欢挑参数最好的芯片，结果要么买不到，要么焊不上。

下面我列一下关键器件的选型思路：

器件	关键参数	我的建议
前置放大器	增益、噪声系数、带宽	选噪声系数低的，比如<3dB。增益20dB左右够用。我常用的是ADL5536，便宜又好买。
混频器	转换损耗、隔离度、1dB压缩点	无源混频器转换损耗大，但有源混频器噪声高。我个人习惯用无源的，比如ADE-1，后面再加一级放大器补偿。
中频滤波器	中心频率、带宽、插入损耗	带宽决定了分辨率带宽（RBW）。想看到更细的频谱，就用窄带滤波器。但窄带滤波器插入损耗大，信号会变弱。
对数检波器	动态范围、响应时间、温度稳定性	AD8317是个经典选择，动态范围能到80dB。响应时间要匹配你的扫描速度，别选太慢的。
MCU	ADC采样率、RAM、GPIO数量	STM32F4系列够用，ADC采样率2Msps以上。如果预算紧，国产GD32也行。

3.3 信号链路规划：从天线到MCU

信号链路规划，就是要把每个模块的输入输出阻抗、电平范围、带宽都算清楚。否则信号在中间断了、失真了，你都不知道问题出在哪。

我一般按这个步骤来：

1. 确定输入范围：天线进来的信号，强的时候可能到-10dBm，弱的时候可能到-100dBm。所以前置放大器的增益要可调，或者加衰减器。
2. 匹配阻抗：射频电路通常用50Ω阻抗。所有模块的输入输出都要匹配到50Ω。不匹配的话，信号会反射，造成驻波比恶化。我曾经因为忘记加匹配电阻，导致混频器输出波形乱七八糟，查了两天才发现。
3. 计算链路预算：从天线到ADC，每一级都有增益或损耗。你得算一下，最弱的信号经过链路后，能不能被ADC分辨出来。举个例子：

天线输入：-100dBm
前置放大器：+20dB
混频器：-6dB（转换损耗）
中频滤波器：-3dB（插入损耗）
对数检波器：+40dB（转换增益）
ADC输入：-100 + 20 - 6 - 3 + 40 = -49dBm

ADC的灵敏度：假设ADC满量程1V，对应+10dBm。那么-49dBm的信号，ADC能分辨吗？
可以，因为-49dBm远高于ADC的底噪（通常-80dBm左右）。

3.4 避坑指南：我踩过的几个坑

做这个项目，有几个地方特别容易出问题。我分享一下我的经验：

• 电源噪声：射频电路对电源噪声非常敏感。我曾经用普通的7805稳压，结果频谱仪底噪高得离谱。后来换了低噪声LDO，问题才解决。
• 地线处理：模拟地和数字地要分开，最后单点连接。否则数字信号的高频噪声会串到模拟链路里。
• 屏蔽：混频器和本振信号容易辐射出去，干扰其他模块。我习惯在关键模块外面加屏蔽罩，或者用铜箔胶带临时屏蔽。
• 本振泄漏：混频器的本振信号会泄漏到输入端，造成自激。解决办法是加强隔离，或者在输入端加滤波器。

嗯，这一章的内容差不多就这些。系统框图是骨架，器件选型是血肉，信号链路规划是神经。三者缺一不可。下一章咱们会深入讲每个模块的具体电路设计。