1. 波形分析基础：认识逻辑分析仪、波形的基本要素、如何抓取一段干净的波形
大家好，我是你们的嵌入式老司机。今天咱们开始第一课——波形分析基础。
说实话，我见过太多工程师，代码写得飞起，一遇到硬件问题就抓瞎。拿着示波器乱戳，戳半天也不知道自己在看什么。其实啊，波形分析没那么玄乎，说白了就是学会「听」电路说话。
嗯，咱们先从工具说起。
1.1 认识逻辑分析仪
逻辑分析仪，简称LA。它跟示波器最大的区别是什么？
示波器看的是模拟信号——电压有多高、波形有多圆润。逻辑分析仪只看数字信号——高电平还是低电平，也就是0和1。
我个人习惯把逻辑分析仪叫做「数字世界的听诊器」。你想想看，单片机跑I2C、SPI、UART这些协议，全是0和1的序列。用示波器一根一根数波形，累死你。逻辑分析仪一抓，协议自动解码，省心多了。
逻辑分析仪的核心参数，我列个表给你看：
| 参数 | 说明 | 我的建议 |
|---|---|---|
| 采样率 | 每秒采集多少个点，单位MHz | 至少是被测信号频率的4倍，我一般用10倍 |
| 通道数 | 同时能测几根线 | 8通道起步，16通道更实用 |
| 存储深度 | 一次能存多少个采样点 | 越大越好，至少1M采样点 |
| 触发方式 | 什么条件下开始抓波形 | 边沿触发、电平触发、协议触发都要有 |
选逻辑分析仪，别光看采样率高不高。存储深度不够，采样率再高也是白搭——抓一眨眼就满了，啥也看不到。
1.2 波形的基本要素
拿到一段波形，你首先得知道自己在看什么。波形的基本要素，就四个：电平、边沿、毛刺、时序。
1.2.1 电平
电平就是电压的高低。数字电路里，高电平是1，低电平是0。但具体多高算高、多低算低？
这取决于芯片的电气特性。比如5V的TTL电平，2.0V以上算高，0.8V以下算低。3.3V的CMOS电平，2.0V以上算高，0.8V以下算低。中间那段叫「不确定区」——千万别让信号待在那里。
1.2.2 边沿
边沿就是电平变化的那一瞬间。从低变高叫上升沿，从高变低叫下降沿。
边沿有多陡？这很重要。理想的方波是瞬间跳变的，但实际电路里，边沿总有个上升时间。上升时间太长，信号在不确定区待得久，就容易出问题。
我一般用逻辑分析仪的「测量」功能看边沿时间。如果上升时间超过信号周期的10%，就得小心了——可能是驱动能力不够，或者走线太长。
1.2.3 毛刺
毛刺，就是波形上不该出现的窄脉冲。它可能是干扰耦合进来的，也可能是代码逻辑错误导致的。
举个例子：你写了个GPIO翻转的程序，理论上应该输出一个完美的方波。结果抓出来一看，每个上升沿后面都跟着一个窄窄的毛刺。为什么？
我遇到过这种情况。查了半天，发现是中断服务程序里动了同一个GPIO。中断退出后，主循环又改了一次。两个操作间隔太短，硬件来不及稳定，就产生了毛刺。
1.2.4 时序
时序就是信号之间的时间关系。比如I2C的SCL和SDA，什么时候该拉高，什么时候该拉低，都有严格的时间要求。
逻辑分析仪最强大的地方，就是能精确测量时序。你可以看两个边沿之间的时间差，可以看一个脉冲的宽度，可以看整个数据包的持续时间。
我调试UART波特率不准时，就是用LA抓了起始位的宽度，一算发现实际波特率比配置值差了3%。嗯，晶振精度问题，换了个1%精度的晶振就解决了。
1.3 如何抓取一段干净的波形
抓波形这事儿，看着简单，其实门道不少。我见过有人把探头往板子上一戳，波形乱成一团，还以为是电路有问题。其实啊，是抓法不对。
下面是我总结的「抓波形五步法」：
- 选好触发条件——你想看什么事件？上升沿？下降沿？还是某个特定的数据模式？触发条件选对了，波形才能稳定显示。
- 设置合适的采样率——采样率太低，波形失真；采样率太高，存储深度不够。我一般按信号频率的10倍来设。
- 接地要牢靠——逻辑分析仪的接地夹子一定要夹在板子的地上。接地不好，抓出来的全是噪声。
- 探头靠近信号源——探头离信号源越近，干扰越小。别从板子另一端拉一根长线过来测。
- 先抓一小段看看——别上来就抓几百万个点。先抓一小段，确认触发和采样都对了，再扩大范围。
抓完波形之后，怎么看它干不干净？
- 电平是否稳定？没有上下抖动？
- 边沿是否陡峭？没有缓慢爬坡？
- 有没有不该出现的毛刺？
- 时序是否符合预期？
如果以上都OK，恭喜你，抓到一段干净的波形了。接下来就可以开始分析了。
好了，第一课就到这里。下一课咱们聊聊怎么从波形里反推代码的执行流程——这可是个硬核技能，学会了，调试效率翻倍。
记住：波形不会骗人，代码才会。学会看波形，你就多了一双「透视眼」。