2、核心参数之采样率：采样率定义、奈奎斯特定理在数字信号中的应用、采样率与信号频率的关系、如何选择采样率

好，咱们今天聊聊采样率。这个参数，说它是逻辑分析仪的灵魂，一点不过分。

我见过不少工程师，买逻辑分析仪时只看通道数，觉得通道多就是王道。结果拿回去一测，波形全是锯齿，根本没法看。为什么？采样率没选对。

所以这一节，咱们把采样率彻底讲透。你理解了这个，选型就成功了一半。

2.1 采样率到底是个啥？

采样率，英文叫 Sample Rate，单位是 Sa/s（Samples per second）。说白了，就是逻辑分析仪每秒钟能“拍”多少次快照。

举个例子。一台采样率 100 MSa/s 的逻辑分析仪，意味着它每秒钟能采集 1 亿个样本点。每个样本点，就是一次电压高低的判断。

你想想看，如果被测信号变化很快，而你的采样率跟不上，会发生什么？

嗯，就像拍电影，帧率太低，画面就会卡顿、跳跃。数字信号也一样，采样率不够，你看到的波形就是失真的。

2.2 奈奎斯特定理，数字世界的铁律

提到采样率，就绕不开奈奎斯特定理。这定理听起来高大上，其实道理很简单。

定理说：要无失真地重建一个信号，采样率必须至少是信号最高频率的两倍。

用公式表达就是：Fs ≥ 2 × Fmax

其中 Fs 是采样率，Fmax 是信号的最高频率。

为什么是两倍？我打个比方。你画一个正弦波，一个周期里至少需要两个点才能确定它的形状——一个波峰，一个波谷。少于两个点，你根本不知道这个波是往上走还是往下走。

在数字信号里，道理一样。一个方波信号，它的上升沿可能只有几纳秒。如果你采样率不够，这个上升沿就“消失”了，你看到的只是一个缓慢的斜坡。

2.3 采样率与信号频率的真实关系

这里有个常见的误区。很多人以为，只要采样率大于信号频率的两倍就够了。

错。大错特错。

数字信号，尤其是高速数字信号，它的有效频率远高于你的时钟频率。一个 100 MHz 的时钟信号，它的上升沿可能只有 1 ns。这个上升沿对应的频率分量，可能高达 500 MHz 甚至更高。

所以，你真正要关注的，不是信号的基频，而是信号的 最高有效频率分量。

我个人习惯用一个经验公式来估算：

Fmax ≈ 0.5 / Tr

其中 Tr 是信号的上升时间（10% 到 90%）。

举个例子：

信号类型	时钟频率	上升时间	最高有效频率	建议采样率
SPI	10 MHz	5 ns	100 MHz	≥ 200 MSa/s
I2C	1 MHz	50 ns	10 MHz	≥ 20 MSa/s
DDR3	800 MHz	200 ps	2.5 GHz	≥ 5 GSa/s

你看，SPI 只有 10 MHz 的时钟，但建议采样率却要 200 MSa/s。这就是因为上升沿里藏着高频分量。

2.4 如何选择采样率？我的实战经验

好了，理论讲完了，咱们说点实际的。到底怎么选？

我一般遵循三个原则：

1. 至少 5 倍原则：对于数字信号，我建议采样率至少是信号最高有效频率的 5 倍。不是 2 倍，是 5 倍。这样你才能看到清晰的波形边沿。
2. 考虑存储深度：采样率越高，数据量越大。逻辑分析仪的存储深度是有限的。高采样率意味着更短的采集时间。你需要在这两者之间找平衡。
3. 看具体场景：

• 协议分析（如 I2C、UART）：采样率不用太高，信号频率的 4-5 倍就够。因为协议分析更关注逻辑电平，而不是波形细节。
• 时序分析（如 SPI、并行总线）：需要较高的采样率，建议 10 倍以上。你要能分辨出信号之间的相对延迟。
• 信号完整性分析（如 DDR、高速串行）：这时候，采样率越高越好。我建议用采样率至少是信号频率的 20 倍以上。

2.5 避坑指南：我踩过的那些坑

最后，分享几个我亲身经历过的教训。

坑一：只看标称采样率，不看实际采样率。

有些逻辑分析仪标称 1 GSa/s，但那是所有通道共享的。你开了 16 个通道，每个通道实际只有 62.5 MSa/s。选型时一定要问清楚：是每通道采样率，还是总采样率。

坑二：采样率够了，但触发深度不够。

我曾经调试一个 USB 枚举失败的问题。信号频率不高，采样率绰绰有余。但逻辑分析仪的触发深度只有 1 Kb，根本抓不到完整的枚举过程。后来换了台存储深度更大的仪器，问题一秒定位。

坑三：忽略了采样时钟的抖动。

采样率再高，如果采样时钟本身抖动很大，采集到的数据也是不可靠的。这一点在高速信号分析时尤其重要。我建议选择那些采用 PLL 锁相环技术的逻辑分析仪，时钟稳定性更好。

嗯，采样率这部分就讲到这里。记住一句话：采样率不是越高越好，而是够用就好。但“够用”的定义，取决于你的信号特性和分析目标。

下一节，咱们聊聊存储深度。这个参数和采样率是孪生兄弟，选型时一定要一起考虑。