3. 数字电路基础回顾：组合逻辑与时序逻辑、时钟与复位域、同步与异步设计
各位同学，咱们今天聊点硬核的。做ADAS硬件测试，数字电路基础是绕不开的坎。你想想看，一个毫米波雷达或者摄像头模组，里面跑的全是数字信号。如果连组合逻辑和时序逻辑都分不清，那白盒测试根本无从下手。
我个人习惯，每次拿到一块新板子，第一件事就是看它的时钟树和复位结构。为什么？因为80%的时序问题都出在这两个地方。好，咱们一个一个来拆解。
3.1 组合逻辑 vs 时序逻辑
先说组合逻辑。说白了，就是输出只取决于当前输入，跟历史状态没关系。比如一个简单的与门：
assign Y = A & B;只要A和B变了，Y立刻变。没有记忆，没有延迟（理想情况下）。
时序逻辑就不一样了。它带有存储元件，比如D触发器。输出不仅看当前输入，还看之前的状态。我举个例子：
always @(posedge clk) begin
Q <= D;
end这个Q只有在时钟上升沿才会更新。平时D怎么变，Q都纹丝不动。
重要区别：
- 组合逻辑：无记忆，无时钟，输出即时响应
- 时序逻辑：有记忆，依赖时钟，输出在时钟边沿更新
我在项目中遇到过一件事。有一次测试一个ADAS域控制器的SPI接口，发现数据老是错位。查了半天，原来是组合逻辑路径上插了一个不必要的缓冲器，导致建立时间违例。嗯，这就是典型的把组合逻辑和时序逻辑混用的后果。
3.2 时钟域与复位域
时钟域，这个概念太重要了。一个时钟域就是由同一个时钟源驱动的所有时序元件。比如整个芯片都用100MHz的时钟，那就是一个时钟域。但ADAS系统里往往有多个时钟域——摄像头用24MHz，雷达用40MHz，主控用200MHz。
为什么要分时钟域？说白了，不同模块对速度的要求不一样。高速处理核心需要高频时钟，低速接口用低频就够了，还能省电。
复位域也是类似。复位信号分为同步复位和异步复位。我建议你们记住这个表格：
| 类型 | 特点 | 优缺点 |
|---|---|---|
| 同步复位 | 只在时钟边沿生效 | 抗毛刺好，但需要时钟存在 |
| 异步复位 | 立即生效，不依赖时钟 | 响应快，但容易受毛刺干扰 |
个人经验：我一般推荐使用异步复位、同步释放的方式。既保证了快速响应，又避免了亚稳态问题。具体实现就是加两级同步器。
3.3 同步设计与异步设计
同步设计，就是所有时序逻辑都在同一个时钟边沿触发。这是最安全、最容易分析的设计方式。静态时序分析（STA）就是为同步设计准备的。
异步设计呢？信号跨时钟域传输，没有固定的相位关系。你想想看，一个24MHz的信号要传到200MHz的域里，怎么保证数据不丢？
我曾经踩过一个坑。一个ADAS摄像头模块，ISP和主控之间用异步FIFO通信。结果因为格雷码编码没做好，出现了多比特同步错误，导致图像偶尔出现花屏。查了整整两天才定位到问题。
所以，跨时钟域处理有几种常用方法：
- 两级同步器：适用于单比特控制信号
- 异步FIFO：适用于多比特数据总线
- 握手协议：适用于低速、可靠性要求高的场景
警告：千万不要在异步路径上做组合逻辑反馈！我曾经见过有人把两个不同时钟域的计数器直接做比较，结果仿真没问题，上板子就随机出错。这就是典型的异步设计陷阱。
3.4 白盒测试中的关注点
做硬件白盒测试时，我一般会重点检查以下几点：
- 时钟门控：有没有不必要的时钟切换？会不会产生毛刺？
- 复位树：复位信号是否同步释放？有没有复位毛刺？
- 跨时钟域路径：是否都做了同步处理？有没有漏掉的？
- 组合逻辑环路：有没有无意中形成的组合逻辑反馈？
我记得有一次做覆盖率分析，发现一个模块的toggle coverage死活上不去。后来一查，原来是某个使能信号被组合逻辑锁住了，导致内部节点永远翻不了。这就是组合逻辑和时序逻辑配合不当的典型案例。
好了，这一章的内容就这些。数字电路基础虽然看起来简单，但真正做白盒测试时，每一个细节都可能成为bug的温床。下一章咱们聊测试向量生成，到时候会用到今天讲的知识点。