神经网络加速器设计 30章

🧠 嵌入式 🚀 从入门到未来
📘 点击卡片跳转对应章节 · 完整学习路径
第 1 章 📡

神经网络加速器概述

AI芯片市场背景、加速器在嵌入式系统中的作用、课程目标与学习路径。

市场背景 嵌入式 学习路径
第 2 章 🧮

神经网络基础回顾

感知机与多层感知机、激活函数(ReLU/Sigmoid)、前向传播与反向传播原理。

感知机 激活函数 反向传播
第 3 章 🔲

卷积神经网络(CNN)核心

卷积层计算原理、池化层作用、经典网络结构(LeNet/AlexNet)简析。

卷积 池化 LeNet
第 4 章 ⚙️

硬件描述语言基础(Verilog)

模块化设计、组合逻辑与时序逻辑、仿真与测试平台搭建。

Verilog 时序逻辑 仿真
第 5 章 🔢

数字设计基础

二进制运算、定点数与浮点数、流水线设计思想、状态机基础。

二进制 定点数 流水线
第 6 章 🏛️

加速器架构总览

冯诺依曼与哈佛架构、数据流架构(权重固定/输入固定)、脉动阵列简介。

冯诺依曼 数据流 脉动阵列
第 7 章 ✖️

乘法器与累加器设计

并行乘法器、Wallace树、乘累加单元(MAC)的硬件实现。

乘法器 Wallace树 MAC
第 8 章 💾

片上存储系统

SRAM与寄存器文件、多级缓存策略、数据复用技术(行复用/列复用)。

SRAM 缓存 数据复用
第 9 章 🎛️

控制通路设计

指令译码、状态机调度、DMA控制器与数据搬运。

指令译码 DMA 状态机
第 10 章 📉

量化技术基础

浮点转定点、对称量化与非对称量化、量化感知训练(QAT)简介。

量化 QAT 定点
第 11 章 ✂️

模型压缩与剪枝

权重剪枝、结构化剪枝、稀疏矩阵存储与计算。

剪枝 稀疏 压缩
第 12 章 📐

脉动阵列(Systolic Array)详解

一维与二维阵列、数据流映射、边界处理。

脉动阵列 数据流 二维
第 13 章

Winograd卷积加速算法

Winograd原理、F(2x2,3x3)实现、硬件适配技巧。

Winograd 卷积 加速
第 14 章 🕳️

稀疏加速器设计

零值跳过逻辑、稀疏感知调度、负载均衡问题。

稀疏 零值跳过 负载均衡
第 15 章 🔌

RISC-V协处理器接口

自定义指令扩展、AXI总线协议基础、寄存器映射。

RISC-V AXI 协处理器
第 16 章 🧰

编译器与工具链

TVM/TensorRT简介、算子融合、内存分配优化。

TVM TensorRT 算子融合
第 17 章 🔬

仿真与验证方法

RTL仿真、形式化验证、覆盖率驱动验证。

RTL 验证 覆盖率
第 18 章 🔴

FPGA原型验证

开发板选型、综合与实现、片上调试(ChipScope/ILA)。

FPGA ChipScope 调试
第 19 章 🌱

低功耗设计技术

时钟门控、电压频率调节(DVFS)、数据门控。

低功耗 时钟门控 DVFS
第 20 章 📊

性能评估指标

TOPS/W、帧率(FPS)、延迟与吞吐量、Roofline模型。

TOPS/W FPS Roofline
第 21 章 👁️

典型应用案例

人脸检测加速器、关键词唤醒(KWS)、目标检测(YOLO)部署。

人脸检测 KWS YOLO
第 22 章 🧩

多核加速器架构

同构与异构多核、任务划分、核间通信。

多核 异构 核间通信
第 23 章 🧠

存算一体技术简介

模拟存算、数字存算、RRAM/ReRAM基础。

存算一体 RRAM 模拟
第 24 章

神经形态计算

脉冲神经网络(SNN)、LIF神经元模型、事件驱动计算。

SNN LIF 事件驱动
第 25 章 🔒

安全与隐私

模型窃取攻击、侧信道攻击、可信执行环境(TEE)。

安全 侧信道 TEE
第 26 章 🛠️

开源项目实战

Eyeriss、Gemmini、Systolic Array Generator。

Eyeriss Gemmini 开源
第 27 章 🔄

高级综合(HLS)入门

Vivado HLS流程、C转RTL优化、接口综合。

HLS Vivado C转RTL
第 28 章 📐

芯片后端设计基础

逻辑综合、布局布线、时序收敛。

后端 布局布线 时序
第 29 章 🧪

测试与可测性设计(DFT)

扫描链、BIST、边界扫描。

DFT 扫描链 BIST
第 30 章 🌟

课程总结与未来趋势

存算一体、光计算、量子神经网络展望。

未来 光计算 量子