3. 电流环调理电路设计：差分放大、共模抑制与低通滤波

各位同学，大家好。今天我们进入电流环调理电路的核心部分。说实话，电流采样是整个三环控制里最容易出问题的一环。我见过太多项目，速度环和位置环调得漂漂亮亮，结果一上大电流，电机就开始抖，查到最后，都是电流采样这里埋了雷。

电流环调理电路，说白了就三件事：差分放大、抑制共模干扰、滤除高频噪声。我们一个一个来拆解。

3.1 差分放大电路设计

为什么要用差分放大？因为电机相线上的电流信号，通常是叠加在一个很高的共模电压上的。你想想看，母线电压可能高达几十伏甚至几百伏，而我们要采的电流信号，也就是那个采样电阻上的压降，往往只有几十毫伏到几百毫伏。如果不做差分处理，这信号根本没法用。

我个人习惯用仪表放大器或者高精度运放搭差分电路。这里给一个经典的差分放大电路结构：

// 差分放大电路示意（单电源供电）
// 假设采样电阻 Rs = 0.01Ω，最大电流 50A
// 则最大差分电压 Vdiff = 0.01 * 50 = 0.5V

// 运放：OPA2188 或 AD8606（轨到轨，低失调）
// 电阻取值：
// R1 = R3 = 10kΩ
// R2 = R4 = 100kΩ
// 增益 G = R2/R1 = 10

// 输出 Vout = (V+ - V-) * G + Vref
// Vref 通常设为 1.65V（3.3V ADC 的中点）

这里有个关键点：电阻匹配精度。差分放大电路的共模抑制能力，很大程度上取决于四个电阻的匹配程度。我建议用0.1%精度的电阻，甚至0.05%。别在这上面省钱，省下来的钱最后都会变成调试时间赔进去。

3.2 共模抑制比（CMRR）分析与优化

CMRR，全称 Common Mode Rejection Ratio，共模抑制比。它的定义是差模增益与共模增益的比值：

CMRR = 20 * log10(Ad / Acm)，单位是 dB。

这个值越大越好。理想的差分放大器，CMRR 是无穷大。但现实中，我们能做到多少？

我曾经在一个伺服驱动器项目里，用了普通的 LM358 搭差分电路，CMRR 只有 60dB 左右。结果电机一启动，电流波形上全是母线电压的纹波，根本没法看。后来换成 OPA2188，CMRR 做到 120dB 以上，波形瞬间干净了。

影响 CMRR 的主要因素有三个：

• 电阻匹配精度：这是最关键的。四个电阻哪怕只有 0.1% 的失配，CMRR 也会降到 60dB 左右。
• 运放本身的 CMRR：选型时注意看 datasheet，至少选 100dB 以上的。
• PCB 布局：差分走线要等长、等距，避免引入额外的共模噪声。

3.3 低通滤波器设计

差分放大之后，信号里还残留着 PWM 开关噪声。这些噪声频率很高（几十 kHz 到几 MHz），如果不滤掉，ADC 采样时会混入大量毛刺。

低通滤波器的截止频率怎么选？我一般遵循这个原则：

• 截止频率 fc 设为 PWM 频率的 1/10 到 1/5。
• 比如 PWM 频率是 20kHz，那 fc 就取 2kHz ~ 4kHz。
• 太低会滤掉有用的电流信号（电流环带宽通常 1kHz ~ 3kHz）。
• 太高又滤不干净噪声。

这里给一个二阶低通滤波器的设计实例：

// 二阶低通滤波器（Sallen-Key 结构）
// 截止频率 fc = 3kHz
// 品质因数 Q = 0.707（巴特沃斯响应）

// 元件取值：
// R1 = R2 = 10kΩ
// C1 = 10nF
// C2 = 4.7nF

// 计算：
// fc = 1 / (2 * π * sqrt(R1*R2*C1*C2))
//    = 1 / (2 * π * sqrt(10k * 10k * 10n * 4.7n))
//    ≈ 3.2kHz

// 注意：实际焊接时，电容要用 C0G/NP0 材质，温度稳定性好

3.4 完整电路结构图

下面这张图，是我自己总结的电流环调理电路完整结构。从采样电阻到 ADC 输入，每一级的作用都标清楚了。

3.5 实际调试中的注意事项

最后，我分享几个实际调试中容易踩的坑：

• 电源去耦：运放的电源引脚一定要加 0.1μF + 10μF 的去耦电容，而且要紧贴引脚放置。我见过有人把去耦电容放在 2cm 以外，结果运放自激振荡，电流波形全是高频毛刺。
• 地线处理：模拟地和功率地要单点连接，不要混在一起。否则功率回路的大电流会在地线上产生压降，直接叠加到采样信号上。
• 保护电路：运放输入端要加钳位二极管（比如 BAT54S），防止电机反电动势把运放打坏。这个我吃过亏，一次过压烧了三个运放，后来老老实实加了保护。

---

公众号:蓝海资料掘金营，微信deep3321