一、FOWLP的核心原理：从晶圆到“假晶圆”的蜕变
扇出型晶圆级封装，英文叫 Fan-Out Wafer Level Package。很多人第一次听这名字，觉得挺唬人。其实说白了，就是把芯片从原来的晶圆上切下来，然后重新“种”到一块人造的晶圆上。
为什么要这么折腾？
传统的晶圆级封装，焊球是直接打在芯片正下方的。芯片面积有多大，焊球就只能排多少。随着芯片功能越来越强，I/O 数量暴增，芯片面积根本不够用。这时候，FOWLP 就派上用场了——它把焊球“扇出”到芯片边界之外，用空间换 I/O。
我个人习惯把 FOWLP 的核心原理总结成三步：
- 切：把晶圆上的芯片一颗颗切下来
- 摆：把这些芯片重新排列到一块载板上，间距拉大
- 封：用塑封料把芯片和载板之间的空隙填满，形成一块“假晶圆”
嗯，这里要注意，这块“假晶圆”才是后续工艺的真正载体。芯片不再是原来的硅晶圆上，而是被“包”在塑封料里。这就是 FOWLP 最核心的思想——先重构，再布线。
核心要点： FOWLP 的本质是“先切后封”，把芯片从原始晶圆转移到重构晶圆上，从而获得更大的布线空间。
二、芯片重构与模塑工艺：最考验工艺控制的一步
重构工艺，我习惯叫它“芯片搬家”。这一步做得好不好，直接决定了后续 RDL 的良率。
2.1 重构流程
重构的步骤大致如下：
- 在载板上涂一层临时键合胶
- 用贴片机把芯片一颗颗贴到载板上，芯片有源面朝下
- 芯片之间的间距要精确控制，通常比芯片本身大 2-5 倍
- 用模塑料填充芯片间隙，固化后形成重构晶圆
- 剥离载板，露出芯片的有源面
我在项目中遇到过一个问题：贴片时的位置精度如果偏差超过 5 微米，后续 RDL 的光刻对准就会出问题。你想想看，几十颗芯片摆在一起，每颗偏一点，最后累积误差可能直接导致短路。
避坑指南： 我曾经因为模塑料的流动性没选好，导致大芯片下方出现空洞。后来我学乖了，模塑前一定要做真空预处理，把芯片底部的空气排干净。
2.2 模塑工艺的关键参数
| 参数 | 典型值 | 影响 |
|---|---|---|
| 模塑温度 | 150-175°C | 温度太低流动性差，太高会损伤芯片 |
| 模塑压力 | 5-15 MPa | 压力不足容易空洞，过高会芯片偏移 |
| 固化时间 | 60-120 秒 | 时间不够固化不完全，影响机械强度 |
| 填料粒径 | 5-20 μm | 粒径太大无法填充窄间隙 |
我个人建议，对于 10mm 以上的大芯片，模塑压力最好控制在 10MPa 左右，温度取 160°C。这个组合我在多个项目里验证过，空洞率最低。
三、RDL（重布线层）技术：FOWLP 的灵魂
RDL 的全称是 Redistribution Layer，中文叫重布线层。它的作用是把芯片上原本密集的 I/O 焊盘，重新分布到更宽间距的位置上。
说白了，RDL 就是给芯片“接延长线”。
3.1 RDL 的典型结构
一个标准的 RDL 结构包含：
- 种子层：通常是 Ti/Cu 或 TiW/Cu，厚度约 100-200nm
- 导体层：电镀铜，厚度 3-8 μm
- 介质层：聚酰亚胺（PI）或 PBO，厚度 5-10 μm
RDL 的层数取决于 I/O 密度。对于手机芯片，通常 2-3 层就够了。但对于 AI 芯片或 HPC 芯片，可能需要 5 层甚至更多。
3.2 RDL 工艺步骤
- 在重构晶圆表面涂布第一层介质
- 光刻、显影，打开焊盘窗口
- 溅射种子层
- 涂布光刻胶，定义 RDL 图形
- 电镀铜
- 去胶、刻蚀种子层
- 重复以上步骤，完成多层 RDL
经验之谈： 我建议在电镀前做一次等离子清洗，去除介质表面的有机残留。这一步很多人会忽略，但做过之后 RDL 的附着力能提升 30% 以上。
3.3 RDL 设计规则示例
// 典型 RDL 设计规则（单位：μm）
// 适用于 2 层 RDL 的 FOWLP 工艺
RDL_LINE_WIDTH = 3.0 // 最小线宽
RDL_LINE_SPACE = 3.0 // 最小线距
RDL_THICKNESS = 5.0 // 铜层厚度
VIA_DIAMETER = 10.0 // 通孔直径
PAD_OPENING = 50.0 // 焊盘开口
PITCH = 40.0 // 扇出后焊球间距
为什么线宽线距要设成 3μm？因为再细的话，电镀均匀性会变差，容易出现线宽偏差。我见过有人硬上 2μm 线宽，结果良率直接掉了 15 个点。
四、FOWLP 的优势与挑战
4.1 优势
- I/O 密度高：扇出后焊球间距可以做到 0.4mm 甚至 0.3mm
- 散热好：芯片背面可以直接接触散热器，热阻低
- 封装厚度薄：整体厚度可以控制在 0.5mm 以内
- 无基板：省去了封装基板的成本，物料成本降低 20-30%
- 电性能优异：RDL 走线短，寄生参数小，适合高频应用
4.2 挑战
- 芯片偏移：模塑过程中芯片位置会漂移，影响 RDL 对准
- 翘曲控制：重构晶圆的热膨胀系数不匹配，容易翘曲
- 良率瓶颈：大尺寸封装（>10mm）的良率往往低于 90%
- 设备投资高：贴片机和模塑设备都很贵，一条线投资上千万
一句话总结： FOWLP 是“用工艺复杂度换封装密度”的技术。它不适合所有产品，但对于 I/O 密集、尺寸敏感的应用，它是目前最优解之一。
五、FOWLP 知识体系总览
下面这张图是我自己整理的 FOWLP 核心知识框架，涵盖了从原理到工艺再到应用的完整链路。
这张图把 FOWLP 的整个知识链路串起来了。从上到下看，就是一条完整的工艺逻辑链。我个人建议初学者先理解核心原理，再逐个攻破工艺细节。
好了，这一章的内容就到这里。FOWLP 是先进封装里最基础也最实用的技术之一，搞懂了它，后续的 InFO、CoWoS 等封装形式理解起来会轻松很多。