第三章 核心工艺二：扇出型封装（FOWLP/PLP）：工艺步骤详解

扇出型封装，说白了就是把芯片从传统的封装基板里“解放”出来。我刚开始接触这个工艺时，觉得它就像在玩一场精密的拼图游戏。你想想看，传统的封装里芯片周围全是浪费掉的空白区域，而扇出型封装把这些空白区域变成了宝贵的布线空间。

3.1 重构晶圆：把散落的芯片重新“种”回去

重构晶圆是扇出封装的第一步，也是最关键的一步。我个人习惯把这一步叫做“芯片搬家”——把切割好的裸片从原来的晶圆上取下来，再按照设计好的位置重新贴到临时载板上。

具体步骤是这样的：

• 临时载板准备：通常使用玻璃或硅载板，表面涂覆粘合层。我建议选用热释放胶带，这样后续脱膜会容易很多。
• 芯片贴装：使用高精度贴片机，把已知良品芯片（KGD）贴到载板上。这里要注意，芯片的主动面朝下，背面朝上。
• 位置校准：贴片机会自动识别芯片的标记点，确保每个芯片都在正确的位置上。

3.2 模塑工艺：把芯片“埋”进树脂里

模塑就是把重构好的芯片用环氧树脂包裹起来，形成一个完整的塑封体。这一步很像做果冻——把水果（芯片）放进模具里，然后倒入果冻液（树脂），等它凝固。

模塑工艺的关键参数：

参数	典型值	我的经验值
模塑温度	150-175°C	165°C（平衡流动性和固化速度）
注射压力	5-15 MPa	10 MPa（避免芯片偏移）
固化时间	60-120秒	90秒（根据树脂类型调整）

3.3 RDL工艺：在芯片上“画”电路

RDL（再分布层）是扇出封装的核心技术。说白了，就是把芯片上密密麻麻的I/O焊盘，通过重新布线分布到更大的区域。我经常跟新人说，RDL就像给芯片做了一次“血管搭桥手术”。

RDL的典型工艺流程：

1. 介电层沉积：使用旋涂或喷涂工艺，在塑封体表面涂覆一层聚合物介电材料。
2. 光刻：通过光刻工艺在介电层上开窗，露出芯片的焊盘。
3. 种子层沉积：溅射一层Ti/Cu种子层，厚度约0.1-0.3μm。
4. 电镀：在种子层上电镀铜线路，厚度通常为5-10μm。
5. 蚀刻：去除多余的种子层，形成最终的RDL图形。

3.4 翘曲控制：封装工程师的噩梦

翘曲是扇出封装最大的敌人。为什么会这样？因为芯片（硅）和塑封料（树脂）的热膨胀系数差异太大了。硅的CTE只有2.6 ppm/°C，而塑封料通常在10-20 ppm/°C。温度一变化，两者就会“打架”，导致晶圆弯曲。

我总结了几条翘曲控制的实战经验：

• 材料选择：选用低CTE的塑封料，最好控制在8 ppm/°C以下。
• 工艺优化：模塑后采用阶梯降温，从175°C降到室温，每段降温速率控制在5°C/min以内。
• 结构设计：在芯片周围添加虚拟芯片或应力释放槽，平衡应力分布。
• 设备辅助：使用真空吸附平台，在工艺过程中保持晶圆平整。

3.5 关键设备详解

扇出封装离不开三台核心设备：贴片机、塑封机和激光钻孔机。我分别说说它们的特点：

设备	精度要求	产能	我的推荐品牌
贴片机	±3μm	2000-5000 UPH	ASM、Besi
塑封机	±5μm（芯片偏移）	100-200 片/小时	Towa、Yamada
激光钻孔机	±10μm（孔位精度）	1000-3000 孔/秒	ESI、Mitsubishi

3.6 扇出封装的核心逻辑

下面这张图展示了扇出封装从芯片到最终产品的完整流程。你可以看到，整个工艺环环相扣，任何一个环节出问题都会影响最终良率。

嗯，到这里扇出封装的核心工艺就讲完了。说实话，这个工艺看起来步骤不多，但每个环节都有很多细节需要注意。我个人觉得，翘曲控制是最考验工程师经验的地方，没有捷径可走，只能靠一次次试错积累经验。