4、核心工艺三:硅通孔(TSV)技术

TSV 技术,说白了就是给硅芯片打孔,然后往孔里填铜。

听起来简单吧?但这里面的门道可不少。我入行那会儿,第一次看到 TSV 的截面图,真觉得这东西像微缩版的摩天大楼——垂直方向上的互联,把芯片一层层叠起来。

嗯,咱们今天就把 TSV 这条工艺链拆开揉碎了讲。从刻蚀到平坦化,每一步都有坑,我踩过的坑也不少。

4.1 TSV 刻蚀:深反应离子刻蚀(DRIE)

TSV 的第一步,就是在硅片上刻出深孔。这活儿一般交给深反应离子刻蚀机(DRIE)。

为什么叫「深反应」?因为要刻得深,还得刻得直。你想想看,一个直径 10 微米的孔,深度可能要 100 微米,深宽比 10:1。这要是刻歪了,后面填铜就全完蛋。

核心工艺参数:

  • 刻蚀速率: 一般控制在 5-15 μm/min。太快了侧壁粗糙,太慢了产能跟不上。
  • 侧壁角度: 理想状态是 90° ± 1°。我见过最夸张的侧壁倾斜了 5°,那批货直接报废。
  • 掩膜选择比: 光刻胶对硅的刻蚀选择比至少要 50:1,不然还没刻完,掩膜先没了。

我个人习惯用 Bosch 工艺。它交替进行刻蚀和钝化,说白了就是「刻一刀,刷一层保护漆,再刻一刀」。这样侧壁能保持垂直,但会留下 scallop(扇贝纹)。

避坑指南:

我曾经遇到过 scallop 太大导致绝缘层覆盖不均匀的问题。后来把刻蚀/钝化周期时间从 5s/3s 调到了 3s/2s,纹路深度从 200nm 降到了 80nm。嗯,效果立竿见影。

4.2 绝缘层/阻挡层/种子层沉积

孔刻好了,接下来要给它穿三件「衣服」。

层名称 材料 厚度 沉积方法 作用
绝缘层 SiO₂ 或 SiN 0.5-1.5 μm PECVD 防止铜扩散到硅中
阻挡层 Ta/TaN 或 Ti/TiN 50-200 nm PVD 阻挡铜离子迁移
种子层 Cu 100-500 nm PVD 或 CVD 为电镀提供导电基底

这里有个关键点:深孔底部的覆盖能力。PVD 是物理气相沉积,说白了就是「溅射」。对于高深宽比的孔,PVD 在底部的覆盖率可能只有 10%。

我建议用 CVD 或 ALD 来沉积种子层。虽然成本高一点,但覆盖率能做到 80% 以上。有一次我为了省钱用了 PVD,结果电镀时底部死活填不满,那批货全返工了。

注意:

绝缘层的应力控制很关键。SiO₂ 是压应力,SiN 是张应力。如果应力不匹配,TSV 周围的硅会产生微裂纹。我见过一个案例,就是因为绝缘层应力太大,导致芯片在后续工艺中直接裂开。

4.3 铜填充:电镀工艺

铜填充是 TSV 工艺里最考验技术的环节。说白了,就是用电镀把铜填进孔里。

但问题来了——孔口和孔底的电流密度不一样。孔口电流密度大,铜沉积快,容易把口封住。孔底电流密度小,铜沉积慢,结果就是「封口不封底」,形成空洞。

怎么解决?用添加剂。

  • 加速剂(SPS): 让孔底铜沉积加快。
  • 抑制剂(PEG): 让孔口铜沉积减慢。
  • 整平剂(JGB): 让表面更平整。

这三种添加剂要配合好。我习惯的配方是:SPS 10 ppm、PEG 100 ppm、JGB 5 ppm。电流密度控制在 1-2 ASD(安培/平方分米)。

电镀工艺参数示例:

电流密度:1.5 ASD
电镀时间:30-60 min(取决于孔深)
温度:25°C ± 1°C
搅拌速度:200 rpm
阳极:含磷铜球(0.04-0.06% P)

嗯,这里要注意:电镀液要定期分析。我曾经因为偷懒,一周没测添加剂浓度,结果那批 TSV 的空洞率从 0.5% 飙升到了 5%。

4.4 CMP 平坦化

铜填满了,但表面会鼓出来一层。CMP(化学机械抛光)就是把这层多余的铜磨掉。

CMP 的难点在于「终点检测」。你磨多了,会把孔里的铜也磨掉;磨少了,表面不平整。

我建议用光学终点检测。当铜层被磨掉,露出下面的阻挡层时,反射率会突变。这个信号一出来,立刻停止抛光。

个人经验:

CMP 的抛光垫要定期修整。我一般每 10 片 wafer 修整一次。如果不修整,抛光速率会下降,而且均匀性会变差。有一次我忘了修整,结果 wafer 边缘比中心多磨了 0.5 μm。

4.5 关键设备一览

设备 用途 主流厂商 关键指标
深反应离子刻蚀机(DRIE) TSV 刻蚀 SPTS、Plasma-Therm 刻蚀速率、侧壁角度、均匀性
PVD 设备 阻挡层/种子层沉积 Applied Materials、Evatec 覆盖率、薄膜应力
CVD 设备 绝缘层沉积 ASM、Lam Research 沉积速率、薄膜质量
电镀设备 铜填充 Semitool、NEXX 电流密度均匀性、添加剂控制
CMP 设备 平坦化 Applied Materials、Ebara 去除速率、终点检测精度

4.6 TSV 工艺知识体系

下面这张图,是我自己整理的 TSV 工艺逻辑。你一看就明白各环节的关系了。

TSV 工艺知识体系 硅通孔刻蚀 DRIE / Bosch工艺 绝缘层沉积 PECVD SiO₂/SiN 阻挡层/种子层 PVD Ta/Cu 铜填充 电镀 + 添加剂 刻蚀关键参数 • 深宽比:10:1 ~ 20:1 • 侧壁角度:90° ± 1° • Scallop 控制:<100nm 沉积关键参数 • 覆盖率:>80% • 薄膜应力:<200 MPa • 台阶覆盖:>50% 电镀关键参数 • 电流密度:1-2 ASD • 添加剂配比 • 空洞率:<1% CMP 平坦化 终点检测 / 抛光垫修整 TSV 工艺链:从刻蚀到平坦化,每一步都影响最终良率 DRIE 刻蚀机 PVD / CVD 电镀设备 CMP 设备

你看,TSV 工艺链其实很清晰。从刻蚀到沉积,再到电镀和 CMP,每一步都环环相扣。哪个环节出了问题,后面全白干。

最后提醒一句:

TSV 工艺的良率提升,靠的是细节。别小看任何一个参数调整。我见过太多人因为「差不多就行」的心态,最后良率惨不忍睹。做 TSV,就得有「锱铢必较」的劲头。

专注资料整理