3、SiP封装技术基础：封装类型、基板、互连与材料

各位工程师朋友，咱们今天聊聊SiP封装的技术基础。说实话，这部分内容看起来有点杂，但它是整个EMC设计的根基。你想想看，连封装类型和互连方式都没搞明白，后面谈什么信号完整性、电源完整性？

我个人习惯把SiP封装技术拆成四个维度来看：封装类型、基板技术、互连技术、关键材料。这四块搞清楚了，你基本就能看懂市面上90%的SiP方案。

3.1 封装类型：2D、2.5D、3D

封装类型说白了就是芯片怎么摆的问题。我刚开始接触SiP时，觉得不就是把几个芯片塞进一个封装里嘛，有什么难的？后来踩了坑才明白，怎么摆直接决定了信号怎么走、干扰怎么串。

2D封装

最传统的方案。所有芯片平铺在基板表面，互连通过基板走线完成。优点是工艺成熟、成本低、设计简单。缺点也很明显——面积大、互连路径长。

我记得有个项目做多通道收发器，客户非要2D封装，结果基板面积做到30×30mm，走线绕来绕去，串扰指标死活过不了。后来换成2.5D才搞定。

2.5D封装

这个方案在芯片和基板之间加了一层硅中介层（Interposer）。中介层上做高密度走线，把多个芯片连起来。说白了就是给芯片们修了一条「高速路」。

2.5D的好处是互连密度高、信号路径短。HBM内存和GPU的组合就是典型应用。我建议做高速数据转换器或射频前端时优先考虑2.5D，EMC表现会好很多。

3D封装

芯片直接垂直堆叠，通过TSV（硅通孔）互连。这是目前密度最高的方案，也是EMC设计最头疼的方案。

3.2 基板技术：有机、陶瓷、硅中介层

基板是SiP的「骨架」。信号在基板上跑，电源在基板上走，热量也从基板散出去。选错基板，后面全是坑。

我个人习惯是：频率超过10GHz，优先考虑陶瓷基板。功率超过10W，也优先考虑陶瓷。有机基板虽然便宜，但高频下损耗大得吓人。我测过一个20GHz的LTCC基板，插损比有机基板低了将近2dB。

3.3 互连技术：引线键合、倒装焊、TSV

互连技术决定了信号怎么从芯片传到基板。三种主流方案各有千秋，选型时得看频率、密度、成本。

引线键合（Wire Bonding）

最老牌的技术。用金线或铜线把芯片焊盘连到基板焊盘。优点是灵活、成本低、可混搭不同芯片。缺点是寄生电感大（典型值1-3nH），高频性能差。

我记得有个射频项目，用引线键合做LNA封装，结果键合线自谐振频率刚好落在工作频段内，增益曲线出现一个深坑。后来换成倒装焊才解决。

倒装焊（Flip Chip）

芯片翻转过来，通过焊球直接连到基板。互连路径极短，寄生电感只有引线键合的十分之一左右。高频性能好，适合高速信号。

倒装焊的缺点是芯片和基板CTE必须匹配，否则焊球容易开裂。另外，芯片背面散热不方便，得额外加散热结构。

TSV（硅通孔）

在硅芯片上打孔，填充导电材料，实现垂直互连。这是3D封装的核心技术。TSV的寄生参数很小，但工艺复杂、成本高。

我建议做3D堆叠时，TSV的直径和间距要仔细仿真。TSV本身会引入寄生电容，高频下可能形成串扰路径。我曾经优化过一个TSV阵列，把间距从50μm拉到100μm，串扰降低了8dB。

3.4 关键材料特性

材料这东西，平时没人关注，一出问题就是大问题。我见过太多项目因为材料选型不当导致EMC测试失败的案例。

介电常数（Dk）与损耗角正切（Df）

这两个参数直接决定信号传输速度和损耗。Dk越低，信号传播越快。Df越低，介质损耗越小。

高频设计中，我习惯选Df<0.005的材料。LTCC的Df约0.002，聚四氟乙烯（PTFE）基板可以做到0.001。有机基板的Df通常在0.01-0.02，高频下损耗明显。

热膨胀系数（CTE）

CTE不匹配是可靠性问题的头号杀手。芯片、基板、焊料三者的CTE必须尽量接近。否则温度循环时，焊点承受剪切应力，迟早开裂。

我有个惨痛教训：某项目用有机基板配陶瓷芯片，CTE差了10倍。老化测试500个循环后，焊点开裂率超过30%。后来换成陶瓷基板，问题消失。

导热率

功率SiP必须考虑散热。陶瓷基板的导热率（20-30 W/m·K）远高于有机基板（0.3-0.5 W/m·K）。如果功率密度超过5W/cm²，我建议用陶瓷基板或加散热通孔。

好了，关于SiP封装技术基础就聊这么多。这些内容看起来是基础，但每一条都是我用项目教训换来的。你想想看，封装类型、基板、互连、材料，这四个维度环环相扣，任何一个选错，后面EMC设计都会很被动。