信号完整性基础：传输线理论、反射与振铃、串扰机理、眼图基础

各位工程师朋友，咱们今天聊聊信号完整性（SI）的四大基石。说实话，这四块内容要是吃透了，芯片异构集成中的大部分信号问题你都能找到方向。我做了十几年SI仿真，见过太多项目因为忽略这些基础而翻车。嗯，咱们一个一个来。

一、传输线理论：信号不是瞬间到达的

先问大家一个问题：你往一根导线的一端灌信号，另一端是立刻收到吗？

当然不是。信号在导线里是以电磁波的形式传播的，速度大约是光速的40%~70%。当信号的上升时间小于传输线延迟的2倍时，这根线就不能再当“理想导线”看了——它变成了传输线。

我个人习惯把传输线分成两类：

• 微带线（Microstrip）：走线在表层，参考平面在下面。优点是好加工，缺点是容易辐射。
• 带状线（Stripline）：走线夹在两个参考平面之间。抗干扰好，但过孔多，成本高。

传输线有两个核心参数：特征阻抗Z₀和传播延迟Td。Z₀取决于线宽、介质厚度和介电常数。我遇到过不少新手，上来就问“50欧姆阻抗怎么调？”其实很简单——调线宽和介质厚度就行。

说白了，传输线理论就是告诉你：信号在线上走，有延迟，有阻抗。你得匹配好，不然就出问题。

二、反射与振铃：阻抗不匹配的后果

反射是怎么来的？很简单——阻抗变了。信号走到一个阻抗突变点，一部分能量继续走，一部分弹回来。弹回来的那部分就是反射。

反射系数Γ = (Z_load - Z₀) / (Z_load + Z₀)。

如果负载开路（Z_load=∞），Γ=1，信号全反射回来。如果短路（Z_load=0），Γ=-1，信号反相反射。只有匹配了（Z_load=Z₀），Γ=0，没有反射。

振铃呢？就是反射来回弹，像敲钟一样。我在项目中遇到过一块DDR3板子，时钟线上振铃幅度超过500mV，直接导致系统死机。查了半天，发现是驱动端输出阻抗和走线阻抗差了20欧姆。

解决反射和振铃，常用的方法有：

• 源端串联匹配：在驱动端串一个电阻，让输出阻抗等于Z₀。我习惯用22Ω或33Ω。
• 末端并联匹配：在接收端对地或对电源接电阻。适合时钟信号。
• AC匹配：串电容再并电阻，只匹配交流分量。适合差分信号。

三、串扰机理：隔壁老王在干扰你

串扰，说白了就是一根线上的信号干扰了旁边的线。你想想看，两根平行走线之间会有寄生电容和互感，信号跳变时就会耦合过去。

串扰分两种：

• 容性串扰：电压变化通过寄生电容耦合。近端和远端都有。
• 感性串扰：电流变化通过互感耦合。方向性很强。

近端串扰（NEXT）和远端串扰（FEXT）不一样。近端串扰在微带线中大约持续2Td，远端串扰则是一个窄脉冲。我记得有一次做MIPI D-PHY仿真，发现远端串扰幅度居然和信号本身差不多——原因是两根差分对间距只有3倍线宽，太近了。

减少串扰的方法：

1. 拉开间距：3W原则（间距≥3倍线宽）是底线。我一般做到5W才放心。
2. 加屏蔽地线：在敏感信号两边各加一根地线，能有效隔离。
3. 减少平行长度：能不平行就不平行，非要平行就短一点。
4. 用差分信号：差分对的共模抑制能力能抵消一部分串扰。

四、眼图基础：信号质量的“心电图”

眼图是什么？就是把数字信号的多个比特周期叠加在一起，看出来的图形。因为形状像眼睛，所以叫眼图。

眼图能告诉你什么？太多了：

• 眼高：信号幅度的裕量。眼高越小，噪声越大。
• 眼宽：时间上的裕量。眼宽越小，抖动越大。
• 抖动：信号边沿的不确定性。分随机抖动（RJ）和确定性抖动（DJ）。
• 上升/下降时间：信号边沿的陡峭程度。

我习惯在仿真中先看眼图。如果眼图闭合了，后面的时序分析基本不用做了。有一次做PCIe Gen4的通道仿真，眼图高度只有规范要求的60%。我调了三个东西：驱动强度、均衡器系数、以及走线长度。最后眼高提升了40%，顺利通过。

眼图测试时要注意：采样点要足够多，至少100万个UI（单位间隔）。触发方式要选对，一般用时钟恢复（CDR）触发。我见过有人用外部时钟触发测眼图，结果测出来的眼图比实际好很多——因为CDR的抖动被忽略了。

知识体系总览

下面这张图是我自己整理的本章知识结构，方便你建立整体认知：

这四块内容，说白了就是信号完整性的“四书五经”。传输线理论是世界观，告诉你信号怎么走；反射和振铃是常见病，告诉你信号会出什么问题；串扰是邻里纠纷，告诉你信号之间怎么互相影响；眼图是体检报告，告诉你信号到底好不好。

我在异构集成项目中，每次做SI仿真前都会先过一遍这四块内容。不是因为我记不住，而是因为——你永远不知道哪个细节会坑你。嗯，今天就到这儿，下次咱们聊更深入的内容。

公众号:蓝海资料掘金营，微信deep3321