第三章 硅光器件库（一）：低损耗波导的设计与工艺实现
各位同学，今天咱们聊聊波导。这是硅光芯片最基础的结构，没有之一。
我个人习惯把波导比作「光的高速公路」。光信号在芯片里怎么跑？全靠波导来引导。你想想看，如果这条路损耗大、拐弯急，那信号还没到目的地就衰减得差不多了。所以低损耗波导的设计，是硅光芯片的基石。
3.1 三种波导结构：Strip、Slot、Rib
硅光工艺里，常用的波导就这三种。我按自己的理解，给它们排了个序：
- Strip波导：最经典的结构。硅芯层完全刻蚀，形成一个矩形截面。光被限制在硅芯里传播。
- Rib波导：部分刻蚀。硅芯层保留一部分「脊」，光主要在脊的区域传播。
- Slot波导：两个硅条中间夹一条窄缝。光集中在缝里，而不是硅里。
嗯，这里要注意：三种结构各有各的脾气。选哪个，取决于你要做什么器件。
3.2 Strip波导：简单但讲究
Strip波导是最容易上手的。说白了就是一根硅条，光在里面跑。
设计时主要看两个参数：宽度和厚度。标准SOI晶圆，顶层硅厚度通常是220nm。宽度呢？我个人习惯用450nm到500nm。为什么？因为单模条件。
单模条件：对于220nm厚的硅，宽度超过500nm就开始出现高阶模了。我们做通信波段（1550nm），一般控制在450nm左右最稳。
我在项目中遇到过一个问题：有次流片，设计宽度是450nm，结果工艺偏差导致实际宽度只有430nm。光损耗从1dB/cm直接飙到3dB/cm。后来我学乖了，设计时留出工艺容差，把目标宽度定在470nm。
我的经验：Strip波导的侧壁粗糙度是损耗的主要来源。刻蚀工艺越光滑，损耗越低。目前成熟的工艺线，Strip波导损耗可以做到0.5-1.5 dB/cm。
3.3 Rib波导：折中的选择
Rib波导，也叫脊形波导。它只刻蚀掉一部分硅，留下一个「脊」和两边的「平板」。
为什么用Rib？两个原因：
- 降低损耗：部分刻蚀，侧壁面积小，散射损耗就小。
- 方便电极：平板区域可以走金属电极，做调制器时特别方便。
设计Rib波导时，有个关键参数叫「刻蚀深度」。我记得刚入行时，师傅跟我说：「刻深了变Strip，刻浅了光跑不进去。」
一般刻蚀深度在70nm到100nm之间。脊宽呢？比Strip宽一些，600nm到1μm都行。
避坑指南：我曾经设计过一款Rib波导，刻蚀深度只做了50nm。结果光大部分漏到平板区域去了，损耗大得离谱。后来改成90nm刻蚀深度，问题解决。记住：Rib波导的刻蚀深度不能太浅，至少要超过硅层厚度的30%。
3.4 Slot波导：光在缝里跑
Slot波导是个有意思的结构。两个硅条靠得很近，中间留一条几十纳米的缝。光呢？反而集中在缝里。
为什么会这样？因为边界条件。光在硅-空气界面会发生强约束，缝里的光场强度反而比硅里高。
这种结构特别适合做传感器和调制器。你想，缝里可以填充其他材料（比如聚合物、液晶），光与材料的相互作用特别强。
设计参数：
- 缝宽：60nm到120nm。太窄工艺做不出来，太宽光约束不住。
- 硅条宽：200nm到250nm。
- 硅层厚：还是220nm。
关键点：Slot波导的损耗比Strip高不少，一般在3-6 dB/cm。但它带来的「光-物质相互作用增强」是Strip比不了的。取舍问题。
3.5 工艺实现：从设计到流片
说完了设计，咱们聊聊工艺。这部分我踩过的坑最多。
硅光波导的制造流程大致如下：
- SOI晶圆准备：顶层硅220nm，埋氧层2μm。
- 光刻：用深紫外光刻或电子束光刻，把波导图形转移到光刻胶上。
- 刻蚀：用ICP-RIE（感应耦合等离子体刻蚀）把硅刻掉。
- 去胶清洗：去掉残留的光刻胶。
- 上包层沉积：用PECVD沉积SiO₂作为上包层。
这里我重点说刻蚀。刻蚀工艺直接影响波导损耗。
我的建议：刻蚀气体用C₄F₈/SF₆混合气体。C₄F₈可以钝化侧壁，减少粗糙度。SF₆提供刻蚀速率。比例要调好，我一般用C₄F₈:SF₆ = 1:3。
另外，刻蚀后的清洗也很关键。残留的聚合物如果不洗干净，会吸收光，增加损耗。
3.6 三种波导的对比
我整理了一个表格，方便大家对比：
| 参数 | Strip波导 | Rib波导 | Slot波导 |
|---|---|---|---|
| 典型损耗 | 0.5-1.5 dB/cm | 0.2-0.8 dB/cm | 3-6 dB/cm |
| 光约束 | 强 | 中等 | 缝内强 |
| 工艺复杂度 | 低 | 中等 | 高 |
| 典型应用 | 普通光互连 | 调制器、探测器 | 传感器、非线性器件 |
| 单模宽度 | ~450nm | ~600nm | 缝宽~80nm |
3.7 知识体系图
下面这张图，是我自己画的三种波导的结构对比和设计要点。大家一看就明白。
3.8 设计流程总结
最后，我给大家梳理一下设计低损耗波导的步骤：
- 选结构：根据应用场景选Strip、Rib还是Slot。
- 定尺寸：用模式求解器（比如Lumerical MODE）算单模条件。
- 留容差：考虑工艺偏差，把目标尺寸往中间调。
- 仿真验证：跑FDTD或Eigenmode Expansion，看损耗和模式分布。
- 工艺对接：跟工艺厂确认刻蚀深度、侧壁角度等参数。
- 测试反馈：流片回来测损耗，反过来优化设计。
嗯，波导这部分就讲到这里。内容不少，但都是干货。大家回去可以拿仿真软件跑一跑，看看不同尺寸对损耗的影响。实践出真知嘛。
公众号:蓝海资料掘金营，微信deep3321