1. 项目背景与目标：为什么做这个硅光项目？核心指标是什么？

1.1 这个项目是怎么来的？

说实话，硅光项目启动前，我们团队内部吵了整整两周。

客户那边给的需求很模糊——「我们要一个高速光互连芯片，功耗要低，成本要可控」。你想想看，这种话跟没说一样。我当时的反应是：没有明确的应用场景，没有量化的指标，这项目做出来大概率是废的。

后来我们花了大量时间跟客户一起梳理。最终确定：这个项目瞄准的是数据中心内部，服务器到交换机的短距离互联。距离不超过2公里，速率要求单通道100Gbps，4通道并行，总共400G。

为什么要做硅光？说白了，传统VCSEL方案在100G以上速率时，功耗和成本都扛不住了。硅光的好处是能跟CMOS工艺兼容，调制器、探测器、波导都能做在一个芯片上。我记得当时跟工艺厂聊，他们拍胸脯说130nm CMOS工艺就能搞定，良率有保障。

1.2 核心指标怎么定的？

指标这东西，定高了做不出来，定低了没竞争力。我个人的习惯是：先找行业标杆，再结合工艺能力，最后留20%余量。

我们当时对标的是Intel的硅光方案，还有Luxtera的产品。最终敲定了这几个核心指标：

指标项	目标值	备注
单通道速率	100 Gbps	PAM4调制，NRZ已经到天花板了
通道数	4	并行，总带宽400G
调制器带宽	≥ 50 GHz	马赫-曾德尔结构，PN结耗尽型
探测器响应度	≥ 0.8 A/W	锗探测器，波导耦合
功耗	≤ 5 pJ/bit	包含驱动和TIA
工作温度	-20°C ~ 85°C	数据中心环境，无TEC

这里有个坑，我必须要说。调制器带宽50GHz，听起来不难对吧？但那是光带宽，不是电带宽。电学仿真做到50GHz，光学上可能只有30GHz。为什么？因为PN结的耗尽区在高速下会变形，载流子来不及响应。我在项目中遇到过，第一次流片回来，调制器带宽只有32GHz，差点把项目搞黄。

1.3 为什么选PAM4而不是相干？

这个问题，当时内部争论很大。有人觉得相干调制灵敏度高，能传更远。但我的观点很明确：2公里以内，PAM4是性价比最优解。

你想想看，相干方案需要IQ调制器、本地振荡器、数字信号处理芯片，整套下来成本翻倍不止。而且功耗至少10 pJ/bit起步。我们客户要的是低成本、低功耗，不是实验室里的性能纪录。

PAM4的劣势是信噪比要求高，但2公里链路预算够用。我们算过，发射端光功率2 dBm，接收端灵敏度-10 dBm，链路损耗控制在8 dB以内，完全没问题。

1.4 项目时间线怎么规划的？

硅光项目跟纯电芯片不一样，光流片周期长，一次至少3个月。我们当时做了三轮流片：

1. 第一轮：器件验证（6个月）—— 单独流片调制器、探测器、波导，测基本性能
2. 第二轮：链路集成（4个月）—— 把光器件和电驱动、TIA集成在一起，测眼图
3. 第三轮：全芯片（4个月）—— 4通道全集成，带封装和测试

总周期14个月，说实话很紧。我记得第二轮流片回来，眼图张不开，排查了整整三周才发现是波导耦合效率出了问题。嗯，这种事在硅光项目里太常见了。

1.5 知识体系框架

下面这张图，是我做这个项目时梳理的核心逻辑。你一看就明白，硅光设计不是光器件的事，是光、电、热、封装四个维度的交叉。

这张图我每次做项目复盘都会拿出来看。你会发现，所有维度最终都指向三个核心指标：速率、功耗、成本。任何一个维度出问题，指标就崩了。

1.6 项目启动前必须想清楚的事

最后，我总结几条经验，给准备做硅光项目的朋友：

• 别贪大求全—— 第一次做硅光，别想着把所有功能都集成上去。先做最核心的链路，验证通了再迭代。我见过一个团队，第一次流片就想做波分复用+相干调制+全集成，结果流片回来全是废片。
• 指标要留余量—— 工艺波动、温度变化、老化效应，这些都会吃掉你的性能。我习惯在仿真阶段就留20%的余量，不然流片回来哭都来不及。
• 测试方案要提前想—— 硅光芯片的测试比纯电芯片复杂得多。光耦合、偏振控制、温度稳定，这些都要提前准备。我曾经因为没提前订光纤阵列，流片回来干等了两个月。